最新博文
0
推荐 100
阅读
推荐 100
阅读
RDMA设计8：状态管理单元设计
本文主要交流设计思路，在本博客已给出相关博文一百多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。状态管理单元负责读取系统工作状态，包括物理链路连...
0
推荐 184
阅读
推荐 184
阅读
RDMA设计7：系统控制模块设计
专注高性能存储与传输，在本博客已给出相关博文已100多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME 或 RDMA 产品及项目需求，请看B站视频后联系。系统控制模块负责实现 RoCE v2 高...
0
推荐 155
阅读
推荐 155
阅读
RDMA设计6：IP架构2
专注高性能存储与传输，在本博客已给出相关博文已100多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。融合以太网协议栈是实现 RoCE v2 命令...
0
推荐 160
阅读
推荐 160
阅读
RDMA设计5：IP架构
专注高性能存储与传输，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。为便于读者更好的理解IP设计，这里以高速数据传输为背景，根据 上面分析，基于Ro...
0
推荐 152
阅读
推荐 152
阅读
RDMA设计4：技术需求分析2
专注高性能存储与传输，在本博客已给出相关博文已几十篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。根据IP适用性技术需求分析，总结得出具体技术指标...
0
推荐 172
阅读
推荐 172
阅读
RDMA设计3：技术需求分析1
在FPGA上部署RDMA IP，一般用于高速射频信号数据采集工作。它既要满足对于通用大数据的实时高速传输要求，也需要满足对于多路信号的数据整合需求。考虑到数据采集前端数据量大、数据产生速率快、采样设备繁杂等特点，针对现存研究在大批量连续数据...
0
推荐 163
阅读
推荐 163
阅读
RDMA设计2：开发必要性之性能简介
专注高性能存储与传输，这里分享RDMA设计，之前已介绍RDMA相关知识，在本博客已给出相关博文已几十篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系...
0
推荐 242
阅读
推荐 242
阅读
RDMA设计1：开发必要性1之设计考虑
专注高性能存储与传输，在本博客已给出相关博文已100多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。一. 选择 RDMA IP 开发必要性为了满...
0
推荐 192
阅读
推荐 192
阅读
NVMe高速传输之摆脱XDMA设计37：初始化功能验证与分析4
3） NVMe 初始化功能测试结果NVMe 初始化过程波形如图1所示。 在 PCIe 初始化过程中， 分配到 NVMe设备的 BAR0 地址为 32’hB0000000， 因此 NVMe 设备的 NVMe 寄存器基地址为 BAR0中的地址。...
0
推荐 233
阅读
推荐 233
阅读
NVMe高速传输之摆脱XDMA设计36：初始化功能验证与分析3
在完成桥设备的初始化配置后， 应对桥设备下游设备进行配置。 配置桥设备下游的 NVMe 设备模型波形如图 1 所示。 待测设计首先获取设备与供应商 ID， 然后获取配置空间类型为 TYPE0， 再向 BAR0~5 寄存器分配地址， 由于只启...
0
推荐 334
阅读
推荐 334
阅读
NVMe高速传输之摆脱XDMA设计35：初始化功能验证与分析2
2） PCIe 初始化功能测试结果PCIe 初始化是初始化功能的重要步骤之一， 这一过程中对 PCIe 链路上的所有设备进行枚举和初始化配置。 对 PCIe 初始化功能的验证主要考虑待测设计能否正确的遍历总线、 枚举设备和初始化配置空间。 ...
0
推荐 276
阅读
推荐 276
阅读
NVMe高速传输之摆脱XDMA设计33：寄存器功能验证与分析2
（3） 边界测试结果测试步骤 4 对应波形如图 1所示， 寄存器最大值为 64’hFFFFFFFFFFFFFFFF，到达最大值后一个时钟周期后翻转回 0， 在随机时刻使用 force 将寄存器赋值临近最大值， 当寄存器达到最大值后， 翻转回...
0
推荐 479
阅读
推荐 479
阅读
NVMe高速传输之摆脱XDMA设计32：寄存器功能验证与分析1
在待测设计中， 系统控制模块中的寄存器通过 AXI4-Lite 接口访问， 该接口与axi4_lite_agent 对应， 因此可以直接在测试用例中实现寄存器的读写操作。 对寄存器的测试需要考虑到寄存器的初始值、 读写操作测试、 边界值测试...
0
推荐 470
阅读
推荐 470
阅读
NVMe高速传输之摆脱XDMA设计31：NVMe 设备模型设计
在待测设计中， 系统控制模块中的寄存器通过 AXI4-Lite 接口访问， 该接口与axi4_lite_agent 对应， 因此可以直接在测试用例中实现寄存器的读写操作。 对寄存器的测试需要考虑到寄存器的初始值、 读写操作测试、 边界值测试...
0
推荐 772
阅读
推荐 772
阅读
NVMe高速传输之摆脱XDMA设计30：NVMe 设备模型设计
本文主要交流NVMe设计思路，在本博客已给出相关博文几十，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。有对项目或产品感兴趣的，先看完下面链接再决定。
