【再说FPGA】基于FPGA的TDC那些事之时间信息
基于FPGA的TDC那些事之时间信息王敏志概述设计TDC的目的就是要获得HIT或者说是脉冲的时间信息，在PET系统中需要对“事件”进行符合处理，也即电子准直，其基础就是要知道每个事件的精确时间信息。本文试图阐述TDC在PET
发表于 2/19/2013 10:44:22 AM
阅读（5174）
【再说FPGA】基于FPGA的TDC那些事之设计资源LAB
基于FPGA的TDC那些事之设计资源LAB王敏志概述详细了解ALTERAFPGA的LAB结构，在着重详细了解StratixII之后高端器件LAB的基础上比较ALTERA各个系列器件LAB的异同。展示了可以利用ALTERALAB哪些特性来进行TDC设计。LAB&nb
发表于 2/6/2013 1:06:40 PM
阅读（10078）
【再说FPGA】FPGA设计之自动化
FPGA设计之自动化王敏志概述所谓自动化设计，就是在逻辑设计流程中，有些过程需要反复进行，比如编译、仿真和工程调试等等,可以通过一定的方式使得这些流程可以自动运行，而不必每次都需要人工手动去启动。参考[3]介绍
发表于 2/4/2013 10:25:52 AM
阅读（11236）
【再说FPGA】ALTERA ECO使用问题
Altera的QuartusII软件支持用户手动修改设计，一般在设计调试阶段需要更改很小部分的时候可以利用QII里的工具ECO来进行手动修改，修改后不需要进行全编译。笔者在进行基于FPGA的TDC设计时，利用ECO更改PLL以及ALM，大大方便了TDC在调试阶段设计更改。不过最近遇到一个关
发表于 1/24/2013 2:45:01 PM
阅读（5562）
【技术分享】PMT信号ADC采样后利用FPGA进行频谱分析
AnalysisofEnergyIntegration·Purpose:WehavedevelopedthreedifferentADCdaughterboardsusingLinear,Maxim,andAnalogdeviceADCs.AmongthemtheAnalogADCdaughterboardwasfoundtobebestperforming.Herewecar
发表于 1/10/2013 10:12:48 AM
阅读（3858）
【再说FPGA】基于FPGA的TDC那些事之三大难题
基于FPGA的TDC那些事之三大难题王敏志概述利用逻辑来实现TDC功能面临几个难题，本文主要探讨其中最重要的三个方面。如何解决这三大难题，其实就是如何在FPGA内实现TDC功能的问题。难题之一&nb
发表于 1/10/2013 10:03:21 AM
阅读（9636）
【技术分享】PET之电子学基础
PET之电子学基础王敏志概述PET即正电子发射型电脑断层显像技术（PositronEmissionTomography）号称最近几年来核医学最大进展，也是当年影像学领域最先进的技术之一，代表了现代核医学影像技术的最高水平。PET技术横跨
发表于 1/10/2013 9:52:26 AM
阅读（4347）
【再说FPGA】PLL那些事之乘除因子
PLL那些事之乘除因子王敏志概述PLL的基本概念可以在ALTERA的官方网站上找到详细的说明，这里引用一下里面的PLL框图用以更好的说明PLL的乘除因子。图1：PLL框图一个问题引出的PLL乘除因子的故事 
发表于 1/10/2013 9:50:07 AM
阅读（4089）
【再说FPGA】再谈ALTERA FIFO的读写控制
再谈ALTERAFIFO的读写控制王敏志概述之前写过相同标题的文章，最近修改工程的时候翻看之前的文章，发现当时写的还不够透彻，故这次试图写得更清晰一点。“读空”，这
发表于 1/10/2013 9:43:34 AM
阅读（5990）
由TDC-GPX的Spec想到基于FPGA的TDC
ACAM的TDC-GPX是基于时间戳的TDC，也就是说其根本原理还是基于延时线即delay-line。其手册里没有详细介绍其原理（这是人家的机密），只是简单描述其测量精度来源于内部传输延时（internalpropagationdelay）。下
发表于 10/24/2012 1:04:04 PM
阅读（4446）
ALTERA的FIFO的读写控制
为了防止数据堵塞在FIFO里，所以不使用FIFO的almostempty和almostfull来控制避免对满FIFO的写以及对空FIFO的读。假如简单的使用FULL信号来控制FIFO的写，那么就会出现下图所示的对满FIFO的写操作，这样就会丢失一个数据。上述FIFO
发表于 3/19/2012 5:11:57 PM
阅读（4521）
控制FPGA上电、配置以及初始化时间
控制FPGA上电、配置以及初始化时间有些系统有上电顺序要求，这里要讨论的不是各种电源的上电顺序（电源上电顺序可以通过电源管理芯片实现），而是如何控制系统中不同主芯片开始工作的顺序。比如这么一个系统，硬件设计为PCI的插卡，板卡
发表于 2/22/2012 7:11:58 PM
阅读（7888）
使用SignalProbe
FPGA的验证调试，仿真喜欢使用ModelSim，调试喜欢使用Altera的SiganlTapII。最近有个板子由于在硬件设计的时候没有预留JTAG，导致无法使用SignalTapII，调试的时候只能借助示波器。偶尔研究使用了下SignalProbe，简单地说，SignalProbe就是将内部node引到外部pin上。&nb
发表于 2/22/2012 7:08:51 PM
阅读（13827）
SignalTapII添加节点变“红”问题解析
在使用SignalTapII的时候经常碰到两类问题，一类问题是有时候有些节点在nodefind里找不到，也就是说无法添加到SignalTapII的检测窗口；另一类问题是添加进去的节点显示红色，编译加载后也无法正常监测。&n
发表于 2/20/2012 1:08:26 PM
阅读（45810）
如何加密转移自己的设计
有个在研究所的朋友（做雷达的）有个项目要跟另外一个研究所合作，也就是共同在同一块FPGA上进行开发，各自设计功能模块都很独立，向我询问如何将他的设计安全转移给兄弟所。给他介绍了两种方法，现在在这里也做简单的介绍：
发表于 12/11/2011 10:10:53 PM
阅读（2443）
