最新博文
0
推荐 11067
阅读
推荐 11067
阅读
MCU2FPGA 8080通信协议设计
MCU2FPGA8080通信协议设计很多人问我单片机和FPGA怎么通信,我告诉他,FPGA是万能的,你想怎么通信就怎么通信,或者你模拟UART,SPI,I2C,自己看着办。呵呵。。。。。。一般MCU和FPGA通信,一般就是配置参数,或者传递数据,有些人将FPGA设计成SRAM时钟,有些人用串口
0
推荐 3030
阅读
推荐 3030
阅读
基于FPGA的m序列产生
m序列产生利用FPGA产生一路m伪随机序列,使用verilogHDL语言编写代码,//INIT_VAL移位寄存器的初始值//N移位寄存器的长度//C_i各级移位寄存器的系数//通过修改这三个参数可以得到不同长度的m序列modulem_N
0
推荐 4907
阅读
推荐 4907
阅读
剖析特色参赛作品,致力让嵌入式进入计算主战场
Xilinx大学计划大中华区经理谢凯年博士欣喜地说:“今年的参赛作品让我很振奋,从技术层次上看,我觉得浙江大学的‘基于FPGA的M2M异构虚拟化系统’是最难的,全世界高校里面能达到这个技术程度的我还没看到。首先,它的CPU是自己做的;其次
0
推荐 4684
阅读
推荐 4684
阅读
Xilinx多姿多彩的大学计划
大学计划不分贵贱,一视同仁Xilinx的大学计划涉及很多方面,在与一些职业教育机构、高职、中专院校合作上,Xilinx已经走到了前面。Xilinx大学计划大中华区经理谢凯年博士表示:“首先这件事情是对的。以前FPGA是一个高不可攀的技术
0
推荐 5211
阅读
推荐 5211
阅读
创新已到了关键时刻,需5~10年跨越这个坎
在过去我接触的各类竞赛中,中国大陆与其他地区和国家之间无论是技术上还是创意上都存在着一些差距。Xilinx大学计划大中华区经理谢凯年博士认为在本届比赛中基本上看不到海内外的差异,他表示:“随着信息更新速度的加快,学术界与工业界的距离以及国
0
推荐 5016
阅读
推荐 5016
阅读
期待引入风投,吸引更多天使,并致力创造生态链促产学研
我认为“产学研”是一个比较理想的模式,在比赛以及平时接触中,Xilinx大学计划大中华区经理谢凯年博士看到老师和学生们有这么多好的想法和设计,Xilinx是否会帮助他们把作品产业化呢?谢凯年博士说:“这正是我想做的工
0
推荐 3634
阅读
推荐 3634
阅读
【转】FPGA 学习一句话备忘录
学FPGA1个月有余了,本人有一下体会,现每一个总结一句话如下:1、代码要规范。verilog跟C一样,都要有良好的CodingStandard(编程规范)。该换行的换行,改对齐的对齐,本人推荐一个代码编辑工具是notepd
0
推荐 5677
阅读
推荐 5677
阅读
围观啦!第三届OpenHW开源硬件与嵌入式大赛总决赛精彩作品(陆续更新)
特等奖台湾国立成功大学基于NetFPGA平台之OpenFlow虚拟网络频宽管理系统视频地址:http://www.chinaaet.com/video/show.aspx?id=807本作品硬件部分是NetFPGA,修改其管线化硬件架构新增流量管理魔族与出书列之前,设定三个输出速度之列供上层使用者透
0
推荐 6218
阅读
推荐 6218
阅读
【转】周立功给大学生学习ARM和FPGA的建议
对于初学者来说,要学的知识点很多,到底从哪里下手,人们常常感到非常迷茫。大一学生先从C语言开始入门,在大一阶段由于对计算机还非常陌生,因此不可能写出一个具有完整图形界面的软件,重点以“与硬件无关的计算方法、数据结构”为基础学习C语言,至少练习
0
推荐 3667
阅读
推荐 3667
阅读
XILINX FFT IP仿真 (二) 作者 hiram
较上次的仿真,这次我们增加了FFT计算的长度到64点,使用MATLAB产生波形的64采样点的值存储在单口ROM中,观察仿真结果。一Matlab生成*.coe文件的方法(借用他人的方法)x=0:1:63;%64个点,此处点数改变,波形数据点数改变Y=round(299*sin(2*pi*x/32))+300;%圆
0
推荐 4357
阅读
推荐 4357
阅读
XILINX FFT IP仿真(一) 作者 hiram
第一次使用Xilinx的FFT的IPcore。没有太多的资料和实例可以学习,只有一个软件自带的文档xfft_ds260,而且是英文的,看了很长时间受益不大。然后决定一边用一边再学习,就自己建立了一个工程实验。这个IP核可以选择多种结构的,什么基4的,基2,基lite,pipelined.stre
0
推荐 4271
阅读
推荐 4271
阅读
0
推荐 4775
阅读
推荐 4775
阅读
0
推荐 6885
阅读
推荐 6885
阅读
三段式状态机的思维陷阱
用三段式描述状态机的好处,国内外各位大牛都已经说的很多了,大致可归为以下三点:1.将组合逻辑和时序逻辑分开,利于综合器分析优化和程序维护;2.更符合设计的思维习惯;3.代码少,比一段式状态机更简洁。对于第一点,我非常认可,后两点在CliffordE.Cummings著的
0
推荐 6240
阅读
推荐 6240
阅读
FPGA工程师:持守梦想or屈于现实
FPGA工程师:持守梦想or屈于现实——2012-04-02于海拔6km之上昨晚无意间看到一段新闻频道对最近炒得火热的“史上最年轻教授”的专访,倒是他的一位同学对于梦想的“现实版”解说颇有些




