Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

Lattice ECP5/ECP5-5G SerDes解读系列目录篇

0
阅读(184) 评论(0)

本系列文章将详细介绍,Lattice ECP5/ECP5-5G系列FPGA的SerDes的特性,硬件设计注意事项,FPGA设计注意事项和调试手段总结等内容。由于内容较多,因此将会分为多篇文章讲解,目前基本内容已经更新完,还有两篇(设计排查建议)预计在2019年年底完成更新。


更新初步计划:

一、ECP5/ECP5-5G SerDes结构功能介绍篇:

1、ECP5/ECP5-5G SerDes基本特性介绍:http://blog.chinaaet.com/justlxy/p/5100064959

2、ECP5/ECP5-5G SerDes复位解读:http://blog.chinaaet.com/justlxy/p/5100064962


二、ECP5/ECP5-5G SerDes硬件设计篇

1、ECP5/ECP5-5G SerDes硬件设计注意事项(一):http://blog.chinaaet.com/justlxy/p/5100064957

2、ECP5/ECP5-5G SerDes硬件设计注意事项(二):http://blog.chinaaet.com/justlxy/p/5100064958

3、ECP5/ECP5-5G SerDes硬件设计排查建议:后期更新


三、ECP5/ECP5-5G SerDes调试手段篇

1、ECP5/ECP5-5G SerDes Reveal Debug教程:http://blog.chinaaet.com/justlxy/p/5100064191

2、ECP5/ECP5-5G SerDes逻辑设计排查建议:后期更新