Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

FPD-Link(LVDS7:1)与FPD-Link II&III介绍

本文主要介绍FPD-Link的发展简史,并重点介绍第一代FPD-Link中应用的LVDS7:1技术,简要介绍第二代和第三代的FPD-Link的相关内容。

MIPI调试总结 For Lattice FPGA

本文将简要地介绍基于Lattice FPGA(XO2/XO3/ECP3/ECP5/CrossLink)器件的,MIPI CSI/DSI调试心得。如有不足,请指正。

PCIe扫盲——PCIe总线性能评估(有效数据速率估算)

前面的文章提到过PCIe总线(Gen1&Gen2)采用了8b/10b编码,因此其有效数据速率为物理线路上的速率的80%。即Gen1的有效速率为2.0Gbps=2.5Gbps*80%,而Gen2的有效速率为4Gbps=5Gbps*80%。 如果以数据包的Data Payload为真实有效数据,来计算得话,实际应用中的有效速率会更低。因为,数据包的包头、包尾(LCRC和ECRC等)……

PCIe扫盲——PCIe卡Spec(CEM)导读

前面的文章介绍过,PCIe总线除了有Base Spec,还有关于PCIe卡的Spec(又称为CEM Spec,全称为PCI Express Card Electromechanical Specification)。该Spec主要内容包括辅...

PCIe扫盲——Power Management概述(二)——链路唤醒与PME产生

链路唤醒机制可以让处于非D0状态的Endpoint,通过唤醒来请求Root(软件层)让其返回D0状态。PCIe PM的软件层和PCI PM是兼容的,尽管其硬件实现方式并非完全相同。PCI PM的唤醒机制是通过一个边带信号来实现的,而PCIe PM还支持一种inband的PME消息(Power Management Event Message)来实现这一功能。

PCIe扫盲——Power Management概述(一)

PCIe总线定义的与功耗管理功能(Power Management,PM)相关的主要有:PCI-Compatible PM、Native PCIe Extensions、Bandwith Management和Event Timing Optimization。

PCIe扫盲系列博文连载目录篇(第五阶段)

本文为PCIe扫盲系列博文连载目录篇(第五阶段),主要内容包括Power Management概述、PCIe卡Spec(CEM)摘要等内容,以及部分对之前四个阶段的文章的补充内容。

MIPI I3C简介

前面的文章介绍过MIPI联盟发布的MIPI CSI/DSI/D-PHY等接口,这一篇文章来简单聊一聊I3C(同样有MIPI联盟制定,主要用于替代传统的USRT、I2C和SPI,并向下兼容I2C)。由于已经有网友写过相关的文章,并且写的很不错,所以就直接转载过来了。

发布一个实用工具小程序(V0.03版)——乘除法转换为移位操作

我们知道,除法是一种很复杂的运算,无论是在软件层面还是在硬件层面,都是各种算法或者系统所极力避免的运算。然而,有的时候除法操作是不可避免的。本文介绍一种简单的方法,可以用于替代一些简单的除以常数或者乘以常数的操作。顺便花了两个小时,用C++...

数字电路中的分布式算法(Distributed Arithmetic,DA)

分布式算法(Distributed Arithmetic,DA)是一种专门针对乘加运算而优化的运算方法。与传统算法相比,分布式算法可以极大地减少硬件电路规模,很容易实现流水线处理,提高电路的执行速度。而这正是很多数字系统所极力追求的目标,正所谓“鱼与熊掌有的时候也可以兼得也!”。

【转】FPGA时序优化的几种方法

衡量FPGA设计的两个重要指标是吞吐率和延迟。 吞吐率:指系统每一个时钟周期内能够处理的数据数量,为了获得更高的吞吐率就需要减少组合逻辑延迟,在组合逻辑中间插入寄存器,也就是流水线设计。 延迟:指数据从输入系统到输出系统总共需要的时间,为了获得更短的延迟,可以减少组合逻辑延迟,或者删减路径上的寄存器,第二种方法显然不利于系统获得更好的性能。

【转】Deinterlacer(影像解交错)概念与解析

去交错亦称“反交错”(deinterlacing)是将交错式(即隔行扫描)(interlace)影像讯号转换为渐进式(逐行扫描)(progressive)影像讯号的一种方法。因为装置处理速度以及带宽的限制下,广播电视系统,例如NTSC或是P...

PCIe扫盲——PCIe配置空间寄存器快速定位表

PCI Express的配置空间结构图如下图所示,为了能够快速定位相关寄存器的描述在PCIe Spec中的位置,整理了一个表格,顺便分享到我的博客上。

Lattice Diamond EPIC工具使用简明教程(一)

由于部分复杂IP中包含了PLL等基础的Module,用户在调用(例化)这些复杂的IP时,一般不可以直接去修改其中包含的Module的配置参数,这些配置参数是由IP工具自动产生的。但是,在某些特殊的情况下,用户可能对IP工具自动产生的配置参数...

PCIe扫盲——弹性缓存(Elastic Buffer/ CTC Buffer)

前面在介绍PCIe物理层逻辑子层的文章中,有提到过弹性缓存(Elastic Buffer,又称为CTC Buffer或者Synchronization Buffer)。其本质上是一种FIFO,主要用于解决跨时钟域问题。当然,PCIe的弹性缓存还用于补偿时钟误差(Compensate for the clock differences)。实际上,除了PCIe,弹性缓存还广泛应用于其它的高速串行接口—