Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

FPGA定点小数计算(零)

首先,说明一下,这一系列的博文是对之前一段时间写的几篇文章的一个整理,在原有文章的基础上添加一些基本的理论。优化文章结构等。

PCIe扫盲——PCI总线的中断和错误处理

PCI总线使用INTA#、INTB#、INTC#和INTD#信号向处理器发出中断请求。这些中断请求信号为低电平有效,并与处理器的中断控制器连接。在PCI体系结构中,这些中断信号属于边带信号(Sideband Signals),PCI总线规范...

PCIe扫盲——PCI总线的三种传输模式

本文来简单地介绍一下PCI Spec规定的三种数据传输模型:Programmed I/O(PIO),Peer-to-Peer和DMA。

PCIe扫盲——PCI总线中的Reflected-Wave Signaling

PCI Spec规定了每个PCI总线上最多可以连接多达32个PCI设备,但是实际上却远远达不到32个,33MHz的32位PCI总线一般只能连接10到12个负载。

PCIe扫盲——一个典型的PCI总线周期

PCI总线是一种地址和数据复用的总线,即地址和数据占用同一组信号线AD。PCI总线的所有信号都与时钟信号同步,及所有的信号的变化都发生在时钟的上升沿,或者在时钟上升沿进行采样。

PCIe扫盲——PCI总线基本概念

PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写,它曾经是个人电脑中使用最为广泛的接口,几乎所有的主板产品上都带有这种插槽。目前该总线已经逐渐被PCI Express总线所取代。

PCIe扫盲——PCIe简介

PCI-Express是继ISA和PCI总线之后的第三代I/O总线,即3GIO。 由Intel在2001年的IDF上提出,由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高,另...

一种借助EBR实现数据延时的方法

数据延时线(Delay Line)在数字信号处理中具 有广泛的应用,例如FIR滤波器设计中就会需要用到数据延时线。实际上,在绝大部分的Pipeline设计中都会需要用到数据延时。本文介绍一种基于EBR(Embedded Block RAM,Xilinx叫做BRAM,Altera叫做Embedded memory)的数据延时的实现方法。

再来挖个坑

为了强迫自己整理学习笔记,所以还是和之前一样,先来立一个Flag。预计一个月之后开始连载,主要内容包括PCI、PCI Express、FPGA SerDes、JESD204B的基本概念与原理,以及Lattice的相关IP的说明和使用心得。C...

聊一聊数字电路中时钟抖动(Jitter)

随着通信系统中的时钟速率迈入GHz级,抖动这个在模拟设计中十分关键的因素,也开始在数字设计领域中日益得到人们的重视。在高速系统中,时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此,它还会导致通信链路的误码率增大,甚至限...

【转】PCI、PCIX、PCIE、CPCI介绍

一、PCI:PCI,外设组件互连标准(Peripheral Component Interconnection) 一种由英特尔(Intel)公司1991年推出的用于定义局部总线的标准。此标准允许在计算机内安装多达10个遵从PCI标准的...

【转】JESD204标准解析,为什么我们要重视它?

一种新的转换器接口的使用率正在稳步上升,并且有望成为未来转换器的协议标准。这种新接口——JESD204——诞生于几年前,其作为转换器接口经过几次版本更新后越来越受瞩目,效率也更高。随着转换器分辨率和速度的提高,对更高效率接口的需求也随之增长...

4.14、静态时序分析之——Diamond时序报告分析简明教程(一)

注:原文作者为小诸葛叶,原文地址:http://www.cnblogs.com/xiaozhuge/p/6442248.html

【转】插入IO寄存器和位置约束---lattice&diamond

原文作者为叶羽法,联系方式:QQ825972925

【转】详解AES加密算法

AES加密算法是密码学中的高级加密标准(Advanced Encryption Standard,AES),又称Rijndael加密法,是美国联邦政府采用的一种区块加密标准。这个标准用来替代原先的DES,已经被多方分析且广为全世界所使用。经...