Lattice Video Frame Buffer IP调试笔记
最近几天在Lattice的EVDK开发板上验证调试了Video Frame Buffer的IP，期间遇到一些问题，在大牛的帮助下，终于解决了，今天来分析总结一下。
发表于 1/12/2018 3:15:28 PM
阅读（3738）
推荐两个国外的FPGA学习资源网站
第一个是大名鼎鼎的OpenCore，第二个是Jean P. Nicolle的个人分享网站fpga4fun。下面分别简单介绍一下：
发表于 12/8/2017 2:33:19 PM
阅读（8843）
MIPI扫盲系列博文（目录篇）
MIPI扫盲博文目录篇，主要内容包括D-PHY、CSI-2、DSI、DBI、DCS和Lattice CrossLink等内容。
发表于 11/15/2017 10:09:33 AM
阅读（25481）
MIPI扫盲——Lattice CSI-2 / DSI DPHY Receiver IP介绍
Clarity提供的MIPI D-PHY IP主要有两种，一种是Module（不需要License），另一种是正式的IP（需要License）。如下图所示：
发表于 11/15/2017 9:58:12 AM
阅读（9438）
MIPI扫盲——Lattice CrossLink介绍
CrossLink是Lattice公司近期发布的一款主要面向MIPI接口的，采用40nm工艺制造的FPGA。CrossLink内部拥有1个或者2个MIPI D-PHY的硬核（还可以再使用Soft Core IP再实现一个D-PHY），并支持MIPI DPI、MIPI DBI、MIPI DSI、MIPI CSI-2、SLVS200、SubLVDS、HiSPi、CMOS camera接口等多种协议或者
发表于 11/15/2017 9:29:10 AM
阅读（9659）
The DDR PHY Interface (DFI) 简单介绍
现代电子系统设计中，经常将DDR内存接口分成内存控制逻辑（MC，Memory Controller）和物理层接口（PHY，Physical Interface）两个部分。这两个部分侧重点不同，往往需要不同的设计技巧和设计经验。随着IP（in...
发表于 8/9/2017 2:31:44 PM
阅读（29049）
Soc总线比较篇（翻译Rudolf Usselmann的文章）
CroeConnect总线介绍CoreConnect总线相对比较复杂，IBM为用户提供了大量的参考文档和技术手册。为了方便用户快速的建立自己的CoreConnect应用，IBM提供了PLB、OPB、DCR、仲裁器（Arbit...
发表于 7/12/2017 1:14:23 PM
阅读（8666）
Wishbone总线仲裁器设计
在存在多个主设备的共享总线片上系统中，仲裁器是必不可少的。它决定哪个主设备可以使用总线。所有的主设备通过置高CYC_O信号向仲裁器请求使用总线，仲裁器则根据用户自定义的优先级算法确定哪个主设备可以使用总线。仲裁器的输出信号GNT0～GNTN...
发表于 7/12/2017 12:37:33 PM
阅读（2332）
Wishbone总线地址译码
在很多总线标准中，从设备必须译码所有的地址，这称为全地址译码。比如在PCI总线中，每一个从设备都必须具有32位的地址输入，并对这32位的地址进行译码以确定如何响应主设备的请求。 片上总线规范比如Wishbone规范支持部分地址译码。在部分地...
发表于 7/12/2017 8:49:47 AM
阅读（2183）
Wishbone共享总线连接示例
Wishbone共享总线连接与点到点连接同样重要。在本例中，两个主设备和两个从设备通过SYSCON实现了共享总线连接，在后续章节中，我们将使用该例子对Or1200进行基本RTL验证。系统复位后，一个或者多个主设备通过置高CYC_O请求使用总...
发表于 7/11/2017 1:16:32 PM
阅读（1897）
Wishbone总线从设备接口示例
一个8比特从设备 前文曾经指出，Wishbone总线规范是"轻量级(Lightweight)"规范，它实现起来非常简单紧凑，接口需要的互联逻辑非常少。这里给出一个Wishbone从设备的一个例子，如图21所示。该从设备由一个与门和8个D触发...
发表于 7/11/2017 1:01:38 PM
阅读（2022）
Wishbone总线规范对IP文档的要求
为了简化设计复用，Wishbone规范要求遵守Wishbone规范的IP必须同时给出Wishbone规范要求的文档。文档的作用是帮助用户理解该IP的操作以及如何将该IP核与其他IP互联。 遵守Wishbone规范的IP的文档中必须写明： ·...
发表于 7/11/2017 12:49:48 PM
阅读（2014）
Wishbone总线地址增加突发结束方式
地址不变突发是一个总线周期，在这个总线周期中完成多次操作，但是地址递增的。地址的单位增加值取决于数据总线的宽度和粒度。对于粒度为8比特的数据总线，当数据总线宽度为8，地址每次增加1；当数据总线宽度为16，地址每次增加2；当数据总线宽度为32...
发表于 7/11/2017 12:48:04 PM
阅读（2099）
Wishbone总线地址不变突发结束方式
地址不变突发是一个总线周期，在这个总线周期中完成多次操作，但是地址不变。地址不变突发的典型应用是以DMA方式读/写FIFO。主设备在时钟的某一个上升沿将CTI()置为3’b001后，下一个周期的操作必须与本周期，包括SEL_O()信号也不能...
发表于 7/11/2017 11:31:38 AM
阅读（1902）
Wishbone总线突发结束方式
突发结束(CTI_O=3’b111)表示当前操作是当前突发的最后一次操作，主设备在当前操作结束后紧接着的时钟周期不再发起操作。 图26给出了CTI_O=3’b111的用法。图中共有3次操作。第一次操作和第二次操作是一个突发操作的一部分。第一...
发表于 7/11/2017 11:28:17 AM
阅读（1878）
