ECP5/ECP5-5G SerDes复位解读
这篇文章将详细地聊一聊ECP5/ECP5-5G SerDes的复位结构，以及需要的注意事项。考虑到SerDes/PCS是整个FPGA中最为复杂的数模混合设计，其对上电/复位顺序有着严格的要求。为了方便用户快速使用SerDes，而不用过多的去...
发表于 11/1/2019 9:57:19 AM
阅读（3688）
ECP5/ECP5-5G SerDes基本特性介绍
ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像，但是相比于ECP3系列做了一些优化。ECP3采用的是65nm工艺，而ECP5则是40nm的工艺，因此ECP5 SerDes的功耗要相对较低。ECP3的SerDes...
发表于 10/31/2019 1:59:09 PM
阅读（3744）
ECP5/ECP5-5G SerDes硬件设计注意事项（二）
上面一篇文章讲到，SerDes的VCCA对电源的质量要求非常高，用户应当尽可能的避免供给VCCA的电源存在较大的噪声。然而，除了这一点，用户还需要考虑来自PCB上的其他噪声源，比如VCCA走线附近的噪声源，甚至是FPGA内部的噪声源。本文将...
发表于 10/31/2019 10:55:25 AM
阅读（3473）
ECP5/ECP5-5G SerDes硬件设计注意事项（一）
Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异，在硬件设计时，应当注意ECP5/ECP5-5G SerDes的硬件设计需求，不可以直接照搬之前ECP3的设计，或者其他厂商的相关设计。
发表于 10/30/2019 4:42:39 PM
阅读（4072）
Lattice ECP5/ECP5-5G SerDes解读系列目录篇
本系列文章将详细介绍，Lattice ECP5/ECP5-5G系列FPGA的SerDes的特性，硬件设计注意事项，FPGA设计注意事项和调试手段总结等内容。由于内容较多，因此将会分为多篇文章讲解，预计将在一个月之内完成80%以上的内容更新。...
发表于 10/30/2019 4:05:39 PM
阅读（2953）
【转】SerDes扫盲
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么
发表于 1/4/2018 5:22:24 PM
阅读（12681）
