Lattice Radiant 加密RTL设计文件简明教程
Lattice Radiant软件是Lattice近年来新推出的FPGA开发平台，主要针对的是2019以后发布的新器件。之前我转载过一篇关于如何使用Diamond中的Synplify Pro产生NGO文件（黑匣子）来加密用户RTL设计文件的...
发表于 1/7/2021 10:44:01 AM
阅读（30545）
Lattice CrossLink-NX/Certus-NX FPGA 对PCIe的支持
本文主要介绍Lattice近期发布的两款芯片对PCIe协议的支持，以及相关IP的使用方法和注意事项。
发表于 7/3/2020 9:04:42 AM
阅读（6507）
ECP5/ECP5-5G SerDes复位解读
这篇文章将详细地聊一聊ECP5/ECP5-5G SerDes的复位结构，以及需要的注意事项。考虑到SerDes/PCS是整个FPGA中最为复杂的数模混合设计，其对上电/复位顺序有着严格的要求。为了方便用户快速使用SerDes，而不用过多的去...
发表于 11/1/2019 9:57:19 AM
阅读（3066）
ECP5/ECP5-5G SerDes基本特性介绍
ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像，但是相比于ECP3系列做了一些优化。ECP3采用的是65nm工艺，而ECP5则是40nm的工艺，因此ECP5 SerDes的功耗要相对较低。ECP3的SerDes...
发表于 10/31/2019 1:59:09 PM
阅读（3361）
ECP5/ECP5-5G SerDes硬件设计注意事项（二）
上面一篇文章讲到，SerDes的VCCA对电源的质量要求非常高，用户应当尽可能的避免供给VCCA的电源存在较大的噪声。然而，除了这一点，用户还需要考虑来自PCB上的其他噪声源，比如VCCA走线附近的噪声源，甚至是FPGA内部的噪声源。本文将...
发表于 10/31/2019 10:55:25 AM
阅读（3064）
ECP5/ECP5-5G SerDes硬件设计注意事项（一）
Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异，在硬件设计时，应当注意ECP5/ECP5-5G SerDes的硬件设计需求，不可以直接照搬之前ECP3的设计，或者其他厂商的相关设计。
发表于 10/30/2019 4:42:39 PM
阅读（3686）
Lattice ECP5/ECP5-5G SerDes解读系列目录篇
本系列文章将详细介绍，Lattice ECP5/ECP5-5G系列FPGA的SerDes的特性，硬件设计注意事项，FPGA设计注意事项和调试手段总结等内容。由于内容较多，因此将会分为多篇文章讲解，预计将在一个月之内完成80%以上的内容更新。...
发表于 10/30/2019 4:05:39 PM
阅读（2706）
Sub-LVDS介绍以及Lattice FPGA对Sub-LVDS的支持
SubLVDS是LVDS技术在Camera接口上的一种应用，相比于标准的LVDS信号，SubLVDS的电压更低（共模电压1.8V，差模电压150mV）。目前，SubLVDS技术在Sony的Camera/Sensor中比较常见，主要传输的数据...
发表于 7/11/2019 2:09:24 PM
阅读（12230）
Lattice Diamond Reveal SerDes Debug Core简明教程（For ECP5）
本文将以Lattice ECP5为例，简要地介绍一下如何使用Diamond中的Reveal工具来调试SerDes/PCS。文中使用的Project在文章最后的附件中，Project是基于Lattice ECP5 Versa板写的，可以直接使用。
发表于 6/18/2019 5:56:25 PM
阅读（4370）
扩频时钟（SSC）概念以及Lattice FPGA对扩频时钟的支持
由于FCC、IEC等规定电子产品的EMI辐射不能超出一定的标准。因此电路设计者需要从多个角度来思考如何降低系统的EMI辐射，如进行合理的PCB布线、滤波、屏蔽等。由于信号的辐射主要是由于信号的能量过于集中在其载波频率位置，导致信号的能量在某一频点位置处的产生过大的辐射发射。因此为了进一步有效的降低EMI辐射，芯片厂家在设计芯片时也给容易产生EMI的信号增加了SSC（Spread Spectrum
发表于 6/8/2019 4:19:13 PM
阅读（12353）
Lattice Diamond EPIC工具使用简明教程（一）
由于部分复杂IP中包含了PLL等基础的Module，用户在调用（例化）这些复杂的IP时，一般不可以直接去修改其中包含的Module的配置参数，这些配置参数是由IP工具自动产生的。但是，在某些特殊的情况下，用户可能对IP工具自动产生的配置参数...
发表于 9/5/2018 2:29:59 PM
阅读（4286）
Lattice FPGA 7:1 LVDS 接口
包括多个数据位和时钟的源同步接口已经成为电子系统中移动图像数据的常用方法。一个通用的标准是7:1 LVDS接口（用于通道连接，扁平电缆连接和摄像机连接），这已成为许多电子产品，包括消费电子设备、工业控制、医疗，汽车远程信息处理中的通用标准。如Sony的ECX337 OLED采用的就是7:1 LVDS的接口。7:1 LVDS信号示意图如下：
发表于 7/3/2018 3:59:37 PM
阅读（7019）
PCIe扫盲——Lattice ECP3/ECP5 SerDes简介
FPGA发展到今天，SerDes (Serializer - Deserializer) 基本上是标配了。从PCI到PCI Express，从ATA到SATA，从并行ADC接口到JESD204，从RIO到Serial RIO，……等等，都是...
发表于 6/3/2018 7:02:41 PM
阅读（15229）
FPGA定点小数计算（一）
所谓定点小数，就是小数点固定地隐含在某一位置上的数据。的位置是固定的。我们是要用整数来表示定点小数，由于小数点的位置是固定的，所以就没有必要储存它（如果储存了小数点的位置，那就是浮点数了）。既然没有储存小数点的位置，那么计算机当然就不知道小...
发表于 3/24/2018 8:05:36 PM
阅读（4409）
一种借助EBR实现数据延时的方法
数据延时线（Delay Line）在数字信号处理中具
有广泛的应用，例如FIR滤波器设计中就会需要用到数据延时线。实际上，在绝大部分的Pipeline设计中都会需要用到数据延时。本文介绍一种基于EBR（Embedded Block RAM，Xilinx叫做BRAM，Altera叫做Embedded memory）的数据延时的实现方法。
发表于 3/11/2018 8:33:24 PM
阅读（3022）
