FPGA定点小数计算（一）
所谓定点小数，就是小数点固定地隐含在某一位置上的数据。的位置是固定的。我们是要用整数来表示定点小数，由于小数点的位置是固定的，所以就没有必要储存它（如果储存了小数点的位置，那就是浮点数了）。既然没有储存小数点的位置，那么计算机当然就不知道小...
发表于 3/24/2018 8:05:36 PM
阅读（4410）
FPGA定点小数计算（零）
首先，说明一下，这一系列的博文是对之前一段时间写的几篇文章的一个整理，在原有文章的基础上添加一些基本的理论。优化文章结构等。
发表于 3/24/2018 6:18:24 PM
阅读（5091）
Verilog-2001 之 generate 语句的用法
Verilog-1995 支持通过以声明实例数组的形式对 primitive 和 module 进行复制结构建模。而在 Verilog-2001 里， 新增加的 generate 语句拓展了这种用法（其思想来源于 VHDL 语言）。除了允许...
发表于 7/18/2017 2:47:20 PM
阅读（4250）
