Felix

技术源于积累,成功始于执着!

4.11、静态时序分析的基本流程(Lattice Diamond篇)

如题,这篇博文来简单地聊一聊使用Lattice的IDE Diamond进行静态时序分析的一般步骤。

FPGA静态时序分析系列博文(目录篇)

静态时序分析是FPGA设计中非常重要的一个过程,也是很多FPGA初学者难以理解的地方。写这篇博文的主要目的是,对我最近的所学、所思做一个简要的总结;同时和大家分享一下我的一些想法,博文中可能存在一些

聊一聊FPGA中除法器的设计(VerilogHDL篇)

其实除法器并不是什么新鲜玩意了,网上关于除法器的博文也多了去了,也有好几种设计方法。有的挺实用,有的应用范围很有限,很难应用于大规模的程序设计中。今天要介绍的也表示什么高级算法,网上之前也有很多人讨论过了,不过基本上都是抄来抄去,有的里面甚至还存在错误,有的只是跑了遍功能仿真,提供的程序也存在较多的错误或者不合理的地方。其实,我也没干什么事,只是把前人的结果总结整理了一遍,把相关的程序规范了一下,

利用TCL脚本(do文件)管理仿真流程简明教程(一)ActiveHDL RTL仿真篇

如本篇博文的标题所示,今天要聊的是高级一点的内容:利用TCL脚本(do文件)管理ActiveHDL RTL仿真流程。标题中的(一)表示,后续可能还会继续发布关于ActiveHDL 另外两种仿真流程的TCL脚本控制方法以及Modelsim软件的相关内容。

1.9、Diamond文件类型介绍

Diamond文件类型介绍

关于桶形移位寄存器的讨论

桶形移位寄存器即循环移位寄存器,在浮点加减运算、压缩/解压缩和图像处理算法中有应用,所以稍微说明下: 例如设计一个8位桶形移位器:8位桶形移位器是有8个数据输入位,8个数据输出位和3个控制输入位的组合逻辑电路,其输出字等于输入字的循环移位,循环移位的次数由控制输入位指定。比如,如果输入字等于ABCDEFGH(每个字母表示一位),且输入控制位为101(5),则输出字为FGHABCDE

Lattice Diamond软件 生成黑匣子文件的方法

Lattice生成黑匣子文件的方法

1.5、Diamond中调用ActiveHDL仿真教程

1、新建my_testbench.v文件,并输入如下内容;2、Tools->SimulationWizad;3、

1.4、Diamond中,设置第三方文本编辑器(如notepad++)教程

Diamond中自带的源码编辑器并不是特别好用,我们可以自己设置自己习惯使用的第三方文本编辑器作为Diamond默认的源码编辑器。具体的步骤如下:1、

1.3、Diamond中的IPexpress入门教程

IPexpress是Lattice官方提供,集成与Diamond中的一些IP核,可以通过简单的配置以生成VerilogHDL或者VHDL的代码,以供用户实例化(调用)。一些芯片中的功能推荐使用(甚至只能使用)IPexpress来生成代码,比...

1.2、Diamond新建工程、综合、下载教程

1.2、Diamond新建工程、综合、下载教程;

1.1、Diamond的安装与激活教程

Diamond安装激活教程

Lattice系列FPGA开发相关博文(目录篇)

Lattice系列FPGA开发相关博文(目录篇)