Felix

技术源于积累,成功始于执着!

4.2、静态时序分析中典型路径与时序优化技术介绍

静态时序相关博文连载目录篇:http://blog.chinaaet.com/justlxy/p/5100052092

4.1、静态时序分析的基本概念和目的

多初学者学习FPGA基本上都是沿用单片机或者ARM的C语言开发思想,编写好HDL程序,直接综合、MAP、PAR然后产生下载文件,直接下载到开发板上调试。有些人可能会进行一些功能仿真或者使用嵌入式逻辑分析仪来简单的分析一下时序。当设计规模较小,系统运行频率较低的时候,这样的开发过程可能不会带来什么问题,但是当设计规模稍微大一点,频率稍微高一点呢?可能就会出现各种意想不到的问题……

FPGA静态时序分析系列博文(目录篇)

静态时序分析是FPGA设计中非常重要的一个过程,也是很多FPGA初学者难以理解的地方。写这篇博文的主要目的是,对我最近的所学、所思做一个简要的总结;同时和大家分享一下我的一些想法,博文中可能存在一些

聊一聊FPGA中除法器的设计(VerilogHDL篇)

其实除法器并不是什么新鲜玩意了,网上关于除法器的博文也多了去了,也有好几种设计方法。有的挺实用,有的应用范围很有限,很难应用于大规模的程序设计中。今天要介绍的也表示什么高级算法,网上之前也有很多人讨论过了,不过基本上都是抄来抄去,有的里面甚至还存在错误,有的只是跑了遍功能仿真,提供的程序也存在较多的错误或者不合理的地方。其实,我也没干什么事,只是把前人的结果总结整理了一遍,把相关的程序规范了一下,

利用TCL脚本(do文件)管理仿真流程简明教程(一)ActiveHDL RTL仿真篇

如本篇博文的标题所示,今天要聊的是高级一点的内容:利用TCL脚本(do文件)管理ActiveHDL RTL仿真流程。标题中的(一)表示,后续可能还会继续发布关于ActiveHDL 另外两种仿真流程的TCL脚本控制方法以及Modelsim软件的相关内容。

DDR扫盲——关于prefetch与Burst的深入讨论

首先,简单介绍一下Prefetch技术。所谓prefetch,就是预加载,这是DDR时代提出的技术。在SDR中,并没有这一技术,所以其每一个cell的存储容量等于DQ的宽度(芯片数据IO位宽)。【关于什么是cell(存储单元,可以去看一下,我之前的博文:http://blog.chinaaet.com/justlxy/p/5100051913 )】 进入DDR时代之后,就有了prefetch技术,

【转】认识FPGA触发器的亚稳态

边沿型触发器的输出有两个稳定状态: 高电平或者低电平。为保证可靠操作, 必须要满足触发器的时序要求,也就是我们熟知的建立时间和保持时间。如果输入信号违反了触发器的时序要求, 那么触发器的输出信号就有可能会出现非法状态---亚稳态。亚稳态是一种不稳定状态,在一定时间后, 最终返回到两个稳定状态之一。

1.9、Diamond文件类型介绍

Diamond文件类型介绍

DDR扫盲——single rank与dual-rank

一般来讲,一条内存总线的data宽度是64bits,也就是说总线上有64条道,每条道上一次传送1位数据。DIMM上的每个内存颗粒,提供4位、8位或者16位数据,来组成这64位数据(data word)。提供4位数据的芯片记作x4,提供8位数...

The DDR PHY Interface (DFI) 简单介绍

现代电子系统设计中,经常将DDR内存接口分成内存控制逻辑(MC,Memory Controller)和物理层接口(PHY,Physical Interface)两个部分。这两个部分侧重点不同,往往需要不同的设计技巧和设计经验。随着IP(in...

DDR3中的ODT动态模式详解

首先举一个例子: 早期的DDR(注:DDR2开始支持ODT功能),当向内存写入数据时,如果只有一条内存,那么这条内存就自己进行信号的终结,终结电阻等效为150Ω。如果为两条内存,那么他们会交错的进行信号的 终结。第一个模组工作时,第二个模组进行终结操作,等第二个模组工作时,第一个模组进行终结操作,但等效电阻为75Ω。当有三条内存的时候,三条会交替进 行信号终结,但等效电阻为50Ω。对于省略终端电阻

DDR3中的ODT同步模式详解

昨天简单介绍了一下DDR3的ODT的作用,今天来详细聊一聊ODT的几种操作模式,首先是ODT的同步操作模式,这也时使用最多,最常用的模式。http://blog.chinaaet.com/justlxy/p/5100051969

【转】DDR3中的Write_leveling

1)为了更好的提高信号完整性,DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度,但是较长的走线带来了CK-CK#与DQS-DQS#间的时延(由于CK-CK#的飞行时间,其...

聊一聊DDR3中的ODT

ODT(On-Die Termination),是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器,来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在DDR3 SDRAM中,ODT功能主要应用于: ·DQ, DQS, DQS# and DM for x4 configuration ·DQ, DQS, DQS#, DM, TDQS and TDQS# for X

DDR3 SDRAM Package Pinout Description

DDR3 SDRAM Package Pinout Description