AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
kevinc
主攻ZYNQ及RTOS开发，关注Flash存储
双口BRAM的使用
附录：https://www.xilinx.com/support/documentation/ip_documentation/axi_bram_ctrl/v4_0/pg078-axi-bram-ctrl.pdf
Bram
Zynq
发表于 2017/4/28 12:11:34
阅读（5272）
«
1
»
作者
kevinc
关注
文章:37 篇
阅读:186200 次
所有分类
电路(15)
vivado(9)
汇总(6)
python(4)
FreeRTOS(1)
代码(1)
verilog(0)
所有标签
Vivado
Zynq
wxPython
IP
PADS9.3
PLL
二极管
DPLL
连接器
电感
阅读排行
I2C转GPIO的IO扩展芯片输出电流不足-
Vivado中使用逻辑分析仪ILA
USB接口是否需要上拉电阻
vivado约束文件报错
PADS9.3之原理图DxDesigner用
vivado中通过AXI配置可调时钟输出
运放比例缩放电路及高输入阻抗
Vivado之时序约束XDC
Vivado中将verilog代码封装成IP
Vivado中新建工程或把IP搭建成原理图
关注微信公众号
Copyright © 2005-2020 《电子技术应用》版权所有
京ICP备10017138号
