状态机效率
很多人写fpga代码都会用到状态机，尤其是读取FIFO的数据更是需要状态机的过程分析。
关键问题一个读取数据效率问题，这个涉及到FIFO的后端读取或者前端写入效率问题。
经常看到很多FIFO的读取或者写...
发表于 2017/9/7 22:31:04
阅读（1565）
vivado 自定义的IP加fifo单元注意点
对于自定义IP没啥好说的。有个问题就是如果自己的IP要用xilinx公司的IP，这个时候特别注意是FIFO这个IP。在左边的simulation的栏目中，展开FIFO的IP，要把GLBR.V这个复位文件选择不要在仿真。否则用vivado仿真...
发表于 2016/9/29 23:36:57
阅读（5237）
