verilog很基础的case和if语句问题
这个语句说起来，估计很多人不以为然，verilog的case和if语句还有必要讲。 但是在实际工程中，经常出现case综合的结果会经常异常。 第一个问题，case的变量位数超级大，这个导致综合异常，case选择通道庞...
发表于 2017/11/9 22:41:47
阅读（11795）
