AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
weiqi7777
svlib(4)- 正则表达式
svlib的正则表达式支持
SystemVerilog
正则表达式
svlib
发表于 3/25/2017 10:37:06 PM
阅读（2945）
«
1
»
作者
weiqi7777
关注
文章:290 篇
阅读:1191013 次
所有分类
cortex-A8(36)
FPGA学习心得(28)
linux学习(24)
ARM11(19)
其他(11)
systemverilog(8)
stm32学习(8)
IC(7)
python学习(7)
51单片机(4)
SOC(4)
C语言(3)
nios(2)
IC验证(2)
电路设计(1)
默认(126)
所有标签
S5PV210
Uboot
Cortex-A8
SystemVerilog
svlib
start_armboot
jenkins
uboot移植
看门狗
2048
阅读排行
VCS使用学习
vcs编译systemverilog并且用v
拉普拉斯变换在电路中的分析
Cadence之计算器
Verilog中inout的使用
Python编写界面（一） 使用PyQt4
system verilog变量定义编译失败
synopsys工具安装系列（四）- 安装v
STM32使用DMA加串口空闲中断接收数据
VCS与verdi联合进行单步调试
关注微信公众号
Copyright © 2005-2020 《电子技术应用》版权所有
京ICP备10017138号
