【图文报道】8月30日最新FPGA技术发展与经验交流之流水线
申明以下纯流水线，仅仅为了记录这次会议。。。感谢ChinaAETcoco姐姐的支持，中电港的支持，以及辛苦坐火车来回的于总编，当得知于总编如此辛苦，我内心是很复杂的。如月而至的8.30，我参与ChinaAET主办的FPGA深圳聚会活动，从深圳加班猫（网名）的FPGA工作经验分享到安
发表于 9/3/2015 1:34:17 AM
阅读（3348）
最新FPGA技术发展与经验交流
1985年，当全球首款FPGA产品——XC2064诞生时，它采用的是2μm工艺，包含64个逻辑模块和85000个晶体管，门数量不超过1000个。最初，FPGA只是用于胶合逻辑(GlueLogic)，从胶合逻辑到算法逻辑再到数字信号处理、高速串行收发器和嵌入式处理器，FPGA真正地从配角变成了主角
发表于 8/25/2015 11:12:29 PM
阅读（2129）
Altera的DDR_TX能干吗？
DDR_TX完成2bit数据转1bit发送到panel驱动，反正没事，把这个IP学下！！为此做个笔记！一般可以用这个模块实现高位与地位数据拼接，例如同时的2个数据，data_a,data_b,利用DDR_TX模块后，拼接一起，先发送data_a,data_b,也许简单个assign能做，但特定场合还是需要这个的
发表于 4/23/2015 2:41:50 PM
阅读（1788）
AlteraFIFO
AlteraFIFO使用的是IPcore，做了个简单的fifo异步测试，以认识下Altera的fifo相关参数与操作方式。当然，首先你还是需要好好看看Altera的官方文档，弄清楚一些概念。如附件所示，请认真阅读！！SCFIFOandDCFIFOIPCoresUserGuide.pdfSCFIFOandDCFIFOMegafunc
发表于 3/24/2015 10:36:58 PM
阅读（2147）
FIFO简介
FIFO一、先入先出队列(FirstInputFirstOutput，FIFO)这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。1．什么是FIFO？FIFO是英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使
发表于 3/19/2015 8:58:45 PM
阅读（2230）
一个CLK用错，导致纠结了几天
搞FPGA只能最近才算得上是，因为之前只是玩玩，现在公司遇到预研发项目，采用FPGA驱动非标准的Oled，Oled用SPI驱动寄存器进行配置，时序上需要分开发数据，为此做了控制时序。先发送部分控制命令过去后，在进行批量的数据发送，只需要控制好发送个数即可，然后就在这出
发表于 11/3/2014 4:32:49 PM
阅读（2762）
2014年度深圳FPGA聚会
基于对FPGA的热爱，经过1-2个月的统计与各个群宣传，2014年我们再次聚在一起，这是第二届的聚会，老面孔有，新面孔更有，女工程师参加已经突破0的概念，CB（韩斌）再次失约没来，说好的明年一定在，大伙都记得的。&nbs
发表于 10/20/2014 11:59:10 PM
阅读（2871）
Altera FPGA IO电平怎么设置？
最近上班，一个小项目用到fpga去做oled的驱动，主要是非标准的驱动，所以采用fpga去做。驱动当然没问题。遇到1个问题是IO电平的问题。因为后面oled驱动需要用1.8V逻辑电平去驱动。为此需要改变默认的IO电平3.3V。查找资料与问各位
发表于 10/20/2014 2:31:31 PM
阅读（20853）
国产FPGA，优势在哪？
7月份参加了国产fpga的发布会，各种高大上的功能，而后从某代理商李生拿了几片芯片，刚好给我们深圳fpga聚会做为活动纪念品，在艰难的环境下总是做好并测试好基本功能，最终放弃治疗，放弃给想要的人提供测试，只因为完成整个过程算是比较艰难
发表于 10/15/2014 11:28:03 PM
阅读（4363）
无线小感悟
最近一点小事情，找工作，使自己想的更多了，快2年了，终究会思考的。工资？发展？我能做啥？1.面试大概海投了几家公司，换个环境，有面试硬件工程师的，电子工程师的，硬件FAE的，大致的面试备受打击的比较多？什么，不会这个，不会画原理图，不会4-6层layout，那你会
发表于 5/27/2014 12:28:46 AM
阅读（1978）
颜色空间转换
颜色空间转换http://blog.csdn.net/juyingmin/article/details/5689591不同彩色空间之间的转换。1、CMY/CMYK颜色空间青、品红、黄（CMY）（Cyan、Magenta、Yellow）彩色模型是彩色图象印刷行
发表于 5/16/2014 4:27:40 PM
阅读（3511）
Verilog 状态机写法
状态机是时序电路的万能钥匙，所有时序电路都能通过状态机实现。以前写程序时喜欢用一段式状态机，现在流行用三段式。好象三段时也没多大优点。在CPLD中寄存器较少，个人感觉用一段式也可以，主要是省资源。时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的
发表于 5/6/2014 1:40:25 PM
阅读（2651）
创客运动 武汉站报名
星星之火，可以燎原！全球创客马拉松在深圳、上海、北京、南京、成都等地相继点燃中国的创客之火，下一站：武汉！改变世界，抑或改变自己，全球创客马拉松也许可以是梦想启航的地方。英雄不问出处，每一个来全球创客马拉松的人都是英雄。梦想不问大小，全球创客马拉松尊
发表于 4/22/2014 5:49:15 PM
阅读（1802）
【技术分享】AS模式与JTAG模式设定
这几天把主要芯片焊好了，周末苦于没有一个好的烙铁，因此只能跑到公司来，我发誓，今年一定买一个好烙铁！此次第一次做FPGA板子，所以板子上面的设置都预留了电路作为配置，例如下载模式配置目的是把程序下载到芯片内部去，同时加载些FPGA的配置信息，注意JTAG的电压是
发表于 1/14/2014 12:55:15 PM
阅读（3354）
【最牛B电工】DIY手板遇到问题，并解决
CB可真够快的，竟然提前焊接好了。我利用上班午餐时间在公司悠悠然的焊接好FPGA，加上电源芯片，VGA驱动芯片，LCD1602等，见下图虽有点丑，但还是遇到问题了，JTAG无法下载程序，AS下载程序后无法运行！！！然后再次寻找问题点分析问题思路：1、检查电压是否正常。2、首
发表于 1/11/2014 10:51:52 AM
阅读（2409）
