特权同学

非直接RAM地址映射转换思路

非直接RAM地址映射转换思路通常情况下,如果是320*240(X*Y)分辨率的图像,使用128K(17bit地址可寻址)的RAM做地址映射,分别取X寻址对应128K的低9bit(可使用地址为0-511)、Y寻址对应128K的高8bit(可使用地址为0-

Altera2011研讨会杂感

Altera2011研讨会杂感前天参加了奥特拉年度例行研讨会,听到看到想到了一些东西,随便拿出来和大家分享。1.SOCFPGA即将推出,采用Cortex-A9的硬核,硬核外设还蛮丰富的。此

基于Altera FPGA的LVDS配置应用一例

基于AlteraFPGA的LVDS配置应用一例在特权同学发表博文《CycloneIII的LVDS接口注意事项》后,不少网友发邮件询问LVDS具体应用的一些问题。这些网友,归根到底,估计是文档看得太少了,或许还缺少动手实践的摸索。做原型

钻、细、变……

钻、细、变……作为电子工程师,在产品的开发调试过程中,难免会遇到形形色色的问题。有些问题也常常让我们吃不下饭睡不好觉,那种感觉叫纠缠不清(谁要咱是个负责任的工程师)。但是随着经验的积累,我们在面对

《爱上FPGA开发——特权和你一起学NIOS2》目录

爱上FPGA开发——特权和你一起学NIOS2卷首语真理必叫你们得以自由海阔天空聊概念1.1CPU之软核与硬核1.2SOPC是什么1.3NIOS2的优势在哪里开发流程2.1流程是什么2.2执行流程的必要性2.3SOPC开发的流程流程实践案例——手把手第一个工程3.1硬件平

毛刺滤波的一些方法

毛刺滤波的一些方法在采集一组并行接口信号时,发现接收到的数据非常不稳定。用示波器测量几个用于同步的控制信号,发现时不时的有毛刺产生。因为这些数据最终都是要显示在液晶屏上的,当示波器同时测量两个同步信号时

状态机面积优化

状态机面积优化速度和面积都是FPGA/CPLD设计中非常关键的性能指标。二者之间却往往是此消彼长的关系,尤其在一些速度要求稍低一些的应用中,面积的优化需求可能就更重要一些。特权同学在优化一个旧有设计时,觉得仅仅

Verilog代码可移植性设计

Verilog代码可移植性设计1.参数定义localparam,实例代码如下:moduletm1(clk,rst_n,pou

两片FPGA之间的数据传输

两片FPGA之间的数据传输在工程实践中,常常需要涉及多个主芯片间的数据传输。尤其在多个FPGA级联的系统中,不同吞吐量的数据传输可以采取不同的接口方式来实现。但是,采取什么样的方式能够让他们相互间的数据传输可靠、稳定,并且满足吞吐量的需求呢?通信方式有很多,

DEV_CLRn复位

DEV_CLRn复位关于DEV_CLRn管脚,在Altera的KnowledgeDatabase中有如下描述:ProblemDoIneedtoconnectallresetportsofrelevantregistersinMAXIIdevicesafterIenablethe“DEV_CLRn”pininQuartusIIsoftware?SolutionNo,youdonotneedtoconnectallresetport

Verilog中宏定义位宽带来的问题

宏定义在C语言程序中的使用司空见惯,他的好处就在于可以大大提高代码的可读性和可移植性。而在verilog中,也支持这个语法,在很多开源代码中也都能看到`define的身影。但是它的使用和C语言可不完全一样,很多时候需要非常小心和谨慎。其中最可能让设计者犯错的就是它的

Xapp199学习笔记

在浏览RickySu的博客时无意看到一篇名为《Notes:Xapp199-WritingEfficientTestbenches》的博文中提到了Xapp199,于是上xilinx官网download了,确是因为最近仿真做得有点头大,也想找点资料好好充充电。哪知打开一看有点失望,内容比较基础,还是强调老掉牙的一些东西(

DMA无处不在

在一次闲聊中,一位朋友就问其中几位物流专业的同学“你们是什么专业的”。答曰“物流”。那位朋友就调侃说“物流就是把东西搬来搬去”。同学不服,纠正说“应该是‘实现物体空间的位移‘”。然后我就问自己,&ldquo

FPGA到底能做什么

设计资源最大化