ECP5/ECP5-5G SerDes基本特性介绍
ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像，但是相比于ECP3系列做了一些优化。ECP3采用的是65nm工艺，而ECP5则是40nm的工艺，因此ECP5 SerDes的功耗要相对较低。ECP3的SerDes...
发表于 10/31/2019 1:59:09 PM
阅读（3371）
ECP5/ECP5-5G SerDes硬件设计注意事项（二）
上面一篇文章讲到，SerDes的VCCA对电源的质量要求非常高，用户应当尽可能的避免供给VCCA的电源存在较大的噪声。然而，除了这一点，用户还需要考虑来自PCB上的其他噪声源，比如VCCA走线附近的噪声源，甚至是FPGA内部的噪声源。本文将...
发表于 10/31/2019 10:55:25 AM
阅读（3075）
ECP5/ECP5-5G SerDes硬件设计注意事项（一）
Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异，在硬件设计时，应当注意ECP5/ECP5-5G SerDes的硬件设计需求，不可以直接照搬之前ECP3的设计，或者其他厂商的相关设计。
发表于 10/30/2019 4:42:39 PM
阅读（3702）
Lattice ECP5/ECP5-5G SerDes解读系列目录篇
本系列文章将详细介绍，Lattice ECP5/ECP5-5G系列FPGA的SerDes的特性，硬件设计注意事项，FPGA设计注意事项和调试手段总结等内容。由于内容较多，因此将会分为多篇文章讲解，预计将在一个月之内完成80%以上的内容更新。...
发表于 10/30/2019 4:05:39 PM
阅读（2714）
Lattice Diamond Reveal SerDes Debug Core简明教程（For ECP5）
本文将以Lattice ECP5为例，简要地介绍一下如何使用Diamond中的Reveal工具来调试SerDes/PCS。文中使用的Project在文章最后的附件中，Project是基于Lattice ECP5 Versa板写的，可以直接使用。
发表于 6/18/2019 5:56:25 PM
阅读（4384）
PCIe扫盲——Lattice ECP3/ECP5 SerDes简介
FPGA发展到今天，SerDes (Serializer - Deserializer) 基本上是标配了。从PCI到PCI Express，从ATA到SATA，从并行ADC接口到JESD204，从RIO到Serial RIO，……等等，都是...
发表于 6/3/2018 7:02:41 PM
阅读（15254）
PCIe扫盲系列博文连载目录篇（第一阶段）
本文为PCIe扫盲系列博文连载目录篇（第一阶段），所谓第一阶段就是说后面还有第二阶段和第三阶段……第一阶段主要是介绍PCIe总线的发展历史与展望，PCI总线和PCI-X总线的简要回顾，PCIe总线的体系结构入门，PCIe总线的事务层、数据链路层，物理层入门；最后以一个简单的例子进行总结与回顾。
发表于 3/30/2018 9:57:47 AM
阅读（201576）
再来挖个坑
为了强迫自己整理学习笔记，所以还是和之前一样，先来立一个Flag。预计一个月之后开始连载，主要内容包括PCI、PCI Express、FPGA SerDes、JESD204B的基本概念与原理，以及Lattice的相关IP的说明和使用心得。C...
发表于 3/5/2018 10:31:08 AM
阅读（3112）
【转】JESD204标准解析，为什么我们要重视它？
一种新的转换器接口的使用率正在稳步上升，并且有望成为未来转换器的协议标准。这种新接口——JESD204——诞生于几年前，其作为转换器接口经过几次版本更新后越来越受瞩目，效率也更高。随着转换器分辨率和速度的提高，对更高效率接口的需求也随之增长...
发表于 2/23/2018 11:07:40 AM
阅读（3515）
【转】SerDes扫盲
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么
发表于 1/4/2018 5:22:24 PM
阅读（12021）
