最新博文

0
推荐
6215
阅读

【原创】Codewarrior10.x下生成的image文件后缀都是.hex

坐在回北京的高铁上,最近忙碌的心慢慢静了下来,终于又可以整理整理头绪,把这段时间的积累和沉淀捋一捋,写几篇文章分享出来。我现在还真是非常享受高铁上这会儿静静的写文章的感觉(哎,我都为俺这辈子没做成一个作家感到可惜了,走上了程序员这条
0
推荐
2080
阅读

FPGA的时序约束

FPGA的时序约束在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束。通常,在FPGA设计工具中都FPGA中包含有4种路径:从输入端口到寄存器,从寄存器到寄存器,从寄存器到输出,从输入到输出的纯组合逻辑。通常,需要对这
0
推荐
2774
阅读

FPGA配置及接口电路

与CPLD不同,FPGA是基于门阵列方式为用户提供可编程资源的,其内部逻辑结构的形成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的SRAM中,由于SRAM的易失性,每次上电时,都必须对FPGA进行重新配置,在不掉电的情况下,这些逻辑结构将会始
0
推荐
1253
阅读

ZigBee物流配送系统设计

目前生产系统的物流配送大部分仍处于较落后的状态,使用单位有物料需求时通过电话或邮件与配送单位进行沟通,这种方式存在沟通不及时和缺少数据记录的缺陷。在出现缺料问题时造成无法追究问题的责任单位,容易出现推脱等问题,对管理和考核造成极大的不便。1系统总体设
0
推荐
3243
阅读

分析Cyclone IV器件IO中的Slew Rate Control

一直以来,在进行管脚分配的时候,只分配Direction,Location,和I/OStandard。而且程序运行起来,也基本上没有啥问题。最近比较空,则对PinPlanner管脚分配中的其他几个选项进行了一点研究,首先对SlewRate进行讨论,有不对不足之处,欢迎大家指出和补充,因为本人也没有
0
推荐
18819
阅读

奇、偶、半整数 分频(除频器)- verilog

奇、偶、半整数分频(除频器)-verilog对于时钟比较多的设计,单纯的用PLL分频、倍频,恐怕难以达到设计的要求,比如SPI、I2C的典型时钟分别1MHz、100KHz。在FPGA内部用全局时钟分频则相对比较实用,可移植性好。下面针对奇数分频、偶数分频、半分频分别做介绍。
0
推荐
1414
阅读

新的的开始

昨天看了很多大牛的博客,感想很多,希望自己更勤奋、多读书、多思考,站在前辈的基础上,有更大的进步,虽然每天只前进一点点,但是我还是享受这个过程。
0
推荐
1042
阅读

基于ZigBee与GPRS的铅尘监测系统设计

0引言ZigBee数传技术是一种应用于短距离、低传输数据速率下的新一代无线通信技术。它具有功耗低、数据传输可靠、网络容量大,兼容性、安全性强,实现成本低等特点,而被广泛应用于监控领域。通用分组无线业务(GPRS)是一种基于GSM系统的无线分组交换技术,具有充分利用已
0
推荐
2619
阅读

英伟达要做汽车芯片 你得向德州仪器学习!

英伟达耗费了10年时间才被汽车行业接纳为元件供应商。而其他一些科技公司也希望开拓类似的市场,将业务从消费电子产品拓展至汽车元件。过去多年时间里,英伟达为游戏主机和笔记本电脑提供了强大的图形处理器。在这样的情况下,大众也曾与英伟达
0
推荐
1405
阅读

起重机三级远程ZigBee监控系统

0引言起重机是一种在一定范围内垂直升降重物的特殊工业设备,但是机械的过度使用及磨损容易造成安全事故,所以有必要对起重机的运行参数进行实时监控。技术人员可通过BrSWP%、SWP%、起重机运行时间等特定参数来获知起重机主要部件的老化及磨损程度。传统的起重机监控器
0
推荐
10557
阅读

Xilinx的clocking wizard_时钟输出接普通I/O口遇到的问题

调用Xilinx的时钟IP产生2路输出时钟,直接接IO口出现了问题,综合可以过去,但map就出现类似map的时候生成下面的错误。WARNING:Place:1205-Thisdesigncontainsaglobalbufferinstance,<U_CLOCK_PLL/clkout2_buf>,drivingthenet,<dsp_clkin_OBUF>,thati
0
推荐
5208
阅读

针对心电信号的放大器的选型及比较

针对心电信号的放大器的选型及比较心电信号是一种较微弱的体表电信号,其幅值约为0.5~4mV,频率主要分布在0.05~75Hz的范围类,属于低频率、低幅值信号。在心电信号的检测中通常都伴有强干扰(噪声),这些干扰(噪声)主要是极化电压、50Hz工频、肌电干扰和基线漂移,因
0
推荐
1908
阅读

软核、硬核以及固核

现在的FPGA设计,规模巨大而且功能复杂,因此设计的额每一个部分都是从头开始是不切实际的。一种解决的办法是:对于较为通用的部分可以重用现有的功能模块,而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动
0
推荐
6966
阅读

FPGA中的全局和局部时钟资源

在Xilinx的FPGA中,时钟网络资源分为两大类:全局时钟资源和区域时钟资源。全局时钟资源是一种专用互连网络,它可以降低时钟歪斜、占空比失真和功耗,提高抖动容限。Xilinx的全局时钟资源设计了专用时钟缓冲与驱动结构,从而使全局时钟到达CLB、IOB和
0
推荐
2909
阅读

PCI存储空间和配置空间(二)

PCI存储空间不同于PCI配置空间。PCI存储空间可以存放PCI设备的特殊功能寄存器,也可以用做数据缓冲和存储区域。PCI存储空间分为MEMORY空间和I/O空间两类,它们独立寻址,并使用不同的总线操作命令进行访问。MEMORY空间适用于设备功能寄存器较多或数据流量较大的场合,例