最新博文

0
推荐
4660
阅读

MemoryTest XILINX EDK 第二课(精灵3开发板ISE14.7)

本教程官方论坛:www.osrc.cn官方淘宝店铺:http://osrc.taobao.com本教程版权归:南京米联电子科技有限公司所有,任何个人或者单位未经本公司同意不得转载。MemoryTestXILINXEDK第二课(精灵3开发板ISE14.7)本教程是基于南京米联电子科技有限公司精灵3Spartan6
0
推荐
2180
阅读

ZigBee无线抄表系统集中器设计

0引言随着城市居民住宅建设日益发展,独立电能表数量迅速增多,抄表计量也日趋复杂。近年来用电形势越来越紧张,分时电价已势在必行。由于长距离室内外的布线存在着短路、断线隐患,错综复杂的线路使系统调试和维护困难重重,传统的远程集中抄表方式已不能满足电力公司
0
推荐
4041
阅读

进击吧,linux(一)-Linux应用程序地址分布

对于一个linux的应用程序,在内存中是分成好几个部分的。每一个部分有自己的作用。分成5个段:1、代码段:用来保存应用程序的
0
推荐
9555
阅读

MLCC多层陶瓷电容选择及应用

MLCC(片状多层陶瓷电容)现在已经成为了电子电路最常用的元件之一。MLCC表面看来,非常简单,可是,很多情况下,设计工程师或生产、工艺人员对MLCC的认识却有不足的地方。以下谈谈MLCC选择及应用上的一些问题和注意事项。ML
0
推荐
5434
阅读

看电流修手机

看电流修手机一、“把脉听诊”成神医的必备绝技如果说维修师傅是医生的话,那么,维修稳压电源好比医生的听诊器,手机的电流变化就好比手机的脉搏。任何一个有经验的手机维修师傅,对任何一部故障手机,首先做的,就是分析其电流反应。电流状态如何,是判断手机故障的第
0
推荐
8067
阅读

Helloworld XILINX EDK 第一课(MiZ702 Zynq-7000 开发板ISE14.7)

本教程官方论坛:www.osrc.cn官方淘宝店铺:http://osrc.taobao.com本教程版权归:南京米联电子科技有限公司所有,任何个人或者单位未经本公司同意不得转载。HelloworldXILINXEDK第一课(MiZ702Zynq-7000开发板ISE14.7)本教程是基于南京米联电子科技有限公司MiZ7
0
推荐
3376
阅读

阻塞赋值与非阻塞赋值在时序逻辑中和组合逻辑中的比较

组合逻辑:时序逻辑(不存在顺序的时候“=”与“<=”一样):时序逻辑内的“<=”与顺序无关但是时序逻辑中的“=”与顺序有关了而组合逻辑内部的“=”却与顺序无关
0
推荐
1492
阅读

基于ZigBee的出租车调度系统

1引言ZigBee无线模块出租车调度系统一定程度上解决了“人找车,车找人”的现象,降低了城市出租车空载率。目前的出租车调度系统主要有:电话调度、GPS调度、站牌调度等。出租车电话调度具有可随时随地叫车的优点,但需乘客拨打出租车调度中心电话与话务员座席沟通确认乘
0
推荐
2168
阅读

10种软件滤波方法及比较

1、限幅滤波法(又称程序判断滤波法)A、方法:根据经验判断,确定两次采样允许的最大偏差值(设为A)每次检测到新值时判断:&
0
推荐
8341
阅读

Helloworld XILINX EDK 第一课(精灵3开发板ISE14.7)

本教程官方论坛:www.osrc.cn官方淘宝店铺:http://osrc.taobao.com本教程版权归:南京米联电子科技有限公司所有,任何个人或者单位未经本公司同意不得转载。HelloworldXILINXEDK第一课(精灵3开发板ISE14.7)本教程是基于南京米联电子科技有限公司精灵3Spartan6开发板
0
推荐
4489
阅读

Vivado自定义IP封装--非AXI类

VIVADO自定义IP(非AXI类)在FPGA的开发使用过程中,IP重用一项非常实用的技术。但是,仅用软件自带的一些免费IP,往往显得有些捉襟见肘。因此,自定义IP为实现用户自己的逻辑重提供了很好的方法。下面就记录一下在Vivado中如何实现自定义IP的构建。&
0
推荐
6426
阅读

变量被编译器给优化掉了

在STM32上移植ucosII跑任务的时候,发现程序竟然死掉了,没有运行。程序也比较简单,总共有4个任务,外加一个串口中断,由串口中断控制其中一个任务,然后这个任务启动和关闭另外三个任务。&n
0
推荐
1878
阅读

ZigBee水质监测装置设计

0引言近些年来,我国在国民经济快速发展的同时,也伴随着水资源的过度开发和生态环境的严重破坏。水质监测作为水资源保护重要的工作基础和技术支撑,其准确性、及时性、可靠性被赋予更高的要求。目前国内主要有实验室与自动监测站两种水质监测方式,这两种监测方式均需
0
推荐
3974
阅读

06 物理综合

随着集成电路设计工艺的发展,半导体的几何尺寸越来越小,interconnect的delay已经超过GATE的延迟,成为主要延迟。因此线负载模型不在适用于.18及以下工艺尺寸。说到
0
推荐
4428
阅读

05 时序分析

DC约束的过程其实也就是一个建模的过程,目的在于模拟芯片的实际工作情况。在compile后report_timing不加其他命令默认最差的一个,加上_max_path2即每个group中最差的两个。这里path_group是有几个clk有几个group。,与check_timing的区别