最新博文
0
推荐 2725
阅读
推荐 2725
阅读
关于复位赋初值的问题
今天和师哥争论reset赋值和定义时赋值的问题，僵持不下想到真OO无双大神的一句：无code无真相。用code最能说明问题 测试代码随便弄了个加法器： 1 //date: 2014/09/15 2 //version : Quartu...
0
推荐 29858
阅读
推荐 29858
阅读
基于Zynq的图像视频处理、显示平台
基于Zynq的图像视频处理、显示平台 1、 概述 首先，我们来看一下Xilinx Application Note中经常出现的一副结构图，图1所示，当然不可能所有图都一样，在结构上大同小异吧。这是一个比较典型的图像、...
0
推荐 24146
阅读
推荐 24146
阅读
vivado设计三：一步一步生成自己的自定义IP核
开发环境：xpvivado2013.4基于AXI-Lite的用户自定义IP核设计这里以用户自定义led_ip为例：1.建立工程和设计一过程一样，见vivado设计一http://blog.chinaaet.com/detail/35736：这样我们就进入了主界面2.创建IPTools–》CreateandPackageIP来到IP创建欢迎界面：Ne
0
推荐 5219
阅读
推荐 5219
阅读
浅析TOE技术及其应用
TOE是TCPOffloadEngine，即TCP卸载引擎，也叫TCP减负引擎，它旨在使用网卡上集成专用处理器来转移并处理TCP数据包对主CPU请求的任务。TOE技术的实现方式是通过采用TOE芯片的专用网卡，将包括TCP协议在内的四层处理请示从主机处理器转移到网卡，相当于TOE网
0
推荐 32394
阅读
推荐 32394
阅读
[vivado]SDK那些事儿——初试
前言：笔者在cuter的一步步指导之下，完成的。虽然字是笔者自己码的。但是基本每一个步骤都是在cuter的帮助下完成的。所以如果，您读了这篇文章，觉得有帮助。那么请将票投给cuter。http://blog.chinaaet.com/detail/3
0
推荐 3299
阅读
推荐 3299
阅读
写在注册电气工程师考试之后
今年的中秋来的比往年都早，同时也跟一年一度的勘察设计注册工程师考试赶在了一起，不过还好6号7号考试，8号还能回家过个中秋，九号上班，虽然赶了一点儿。去年这个时候参加了注册电气工程师的基础考试，认认真真，辛辛苦苦准备了半年，尤其是最后两个月可谓是头悬梁锥
0
推荐 2692
阅读
推荐 2692
阅读
用Arduino Ethernet远程唤醒电脑
译自：http://ricardo-dias.com/2010/11/20/arduino-wakes-my-pc/我一直梦想着通过网络控制我房间里的一些物件。在电脑上看IPTV，开/关灯，遥控P2P下载…完成这些，我需要一个服务器–我的旧台式机倒是可以做到。当然，我不是故意晾着它整天/周/月的…^^我需要在任何想
0
推荐 3615
阅读
推荐 3615
阅读
Altera FPGA中的pin进一步说明
最近END china上的大神阿昏豆发表了博文 《FPGA研发之道（25）-管脚》，刚好今天拿到了新书《深入理解Altera FPGA应用设计》第一章开篇就讲pin。这里就两者的知识做一个整理。至于cyclone IV器件的I/O特性笔记博...
0
推荐 22071
阅读
推荐 22071
阅读
Vivado下创建基于AXI-Lite的用户IP核
Vivado下创建基于AXI-Lite的用户IP核本文是为一位网友所写，据说网上Vivado下自定义IP核的资料很难找~本文主要讲述了在Vivado下创建AXI-Lite型IP核的流程。最近问IP问题的人略多……Vivado为设计人员提供了很多IP核，但不可能完全满足我们的所有设计需求，在设计过程中
0
推荐 24349
阅读
推荐 24349
阅读
强大的Vivado IP工具——自定义IP的使用
首先，要指出，本文不描述任何IP的功能与使用。在开发一个大型FPGA项目时，多人协作是必不可少的。这个时候，如何提交设计给负责集成的人，是项目开发中最关键的问题之一。常用的一个方法是，提交网表。网表的提交可以算是相当方便的操作了，这在ISE的时期还体会不到，
0
推荐 4432
阅读
推荐 4432
阅读
0
推荐 3090
阅读
推荐 3090
阅读
Altera FPGA中的pin简介
第一步要看的肯定是pin planner ，这个是黑金四代EP4CE15F17C8的视图 先就是发现他们pin有不同的颜色区域，分别对应不同的bank，应该是有的设计里面要求pin在同一个bank吧（首先这么猜想，后面再验证），...
0
推荐 15776
阅读
推荐 15776
阅读
【答网友问】Vivado IP核剖析
Vivado IP核剖析正像我之前所说的，较XPS的IP核而言，Vivado IP核在创建、打包、使用等各方面都更加简单便捷，同样的Vivado IP核抛弃了以往复杂的IP核文件组织模式，仅使用一个component.xml文件对IP核进行...
0
推荐 6626
阅读
推荐 6626
阅读
【一书一贴】嵌入式系统软硬件协同设计 读后感
嵌入式系统软硬件协同设计读后感1、前言首先，感谢ChinaAET的“闲置资源交易中心”，该中心用于闲置开发板、书等资源的交换或购买，有兴趣的朋友可以关注一下。《嵌入式系统软硬件协同设计实战指南—基于XilinxZYNQ》一书是网友“北极熊”无偿提供，这里表示感谢。我在
0
推荐 10231
阅读
推荐 10231
阅读
Vivado的不足之处
与ISE相比，Vivado的优势不言而喻，但是鉴于Vivado还不够稳定，出现的问题也很多。下面列举一二。1.缺失iMPACTISE的iMPACT绝对是ISE最强大的工具之一。目前为止，在配置这个方面，Vivado还缺失这个重量级的帮手。在iMP
