CrazyBingo

同款型号SDRAM的不同速度等级问题搞死我。。。

同款型号SDRAM的不同速度等级问题搞死我。。。SDRAM,我都不知道已经用了多少片,多少种型号了。。。这几天遇到极其怪异的一件事情。。。。遥想往年。。貌似当年调HY57V2562GTR的时候,也无奈的遇到过。。不知道为啥。。。也遇到过。。。不知道为什么。。。。。以前每次

奉献给你们的通用FPC Senser摄像头驱动模块

闲来蛋疼,总是不满足以前自己设计的模块、、、。。于是乎这次重新来过,首先必须必以前长得好看,其次必须稳定。。。。在这。。。兼容性的强。、。。。考虑到兼容性,对于FPC的Senser而言,业界有个不成文的规定,24PIN的FPC接口,基板上都有差不多,如下所示:然后,

静脉图像 纹路 捕获二值化实现的算法请教

续前篇我非介入式静脉采集系统介绍,本篇开始跟大家讨论算法的实现!!!!如下图所示,这是我们目前的蓝本:而我想实现将经脉的纹路与手的边缘提取出来,而其他部分保持不变。。。。但是我发现难度真的很大。。。:采用Matlab吧基本的算法模拟了一遍:(1)二值化算法

基于FPGA的非介入式静脉成像仪----真正考验算法的时刻

近期参加了一下研究生电子设计大赛玩玩。。呵呵,给大家分享一下我做的是什么东东!!!研究生电子设计大赛果然非同与本科的电子设计大赛,更多的作品,倾向于产品,而并非简单的一个实物而已!!!貌似你们12年的时候就看我做过类似的东东了,我当时参加OPENHW硬件开源

气死我半年的OV7725垂直镜像寄存器

这个问题不知道折腾了多少个月。。。。。今天受官哥指点,NND气死我老半天,OV简直不可理喻。。。。。。。。。。。。。Bit[7]NND熊啊!!!!!!!!!!!!!!!!!终于找到垂直镜像寄存器了。。

Bingo版HDL-VIP时序约定

曾经Bingo写过CMOS的视频采集模块,即CMOS_RGB565_Capture模块(当然RAW、YCbCr模式的采集,接口不变),已经得到了以下的一组信号:序号信号说明1clk(clk_pixel)视频流像素时钟(当前为24MHz)2cmos_frame_vsync采集后的帧有效信号3cmos_frame_href采集后的行有效信号4

【技术分享】16:VIP_Board V2,迷你版视频图像处理板卡出炉

首先,晒晒去年,额不对,是前年给大家设计的VIP_Board了。。。首先,CycloneII已经过时了,其实当年的板卡对用户没有开放较多的IO,开发不方便,再者只能VGA显示。。。。总之。。。,太不方便了。。。简直就是垃圾中的极品为了解决当年的弊端,最近心血来潮,设计地第

对比度拉伸:对数对比度拉伸

对比度拉伸:对数对比度拉伸20130916ByCrazyBingo对比度拉伸有很多种方法,这里介绍对数对比度拉伸的方法,通过Matlab与Verilog的移植思路结合来阐述这一算法。简单的说对比度拉伸与直方图均衡同一概念,就是为了像素均衡分度,使得亮的更亮,暗的更暗,图像更加的细腻

相机噪声大,也许是电源纹波的原因啊!!!

今天测试了一个OV7725,自己换了个镜头,打算做USB视频传输。当然第一步是测试摄像头,一切都在已经完善的设备上测试,我的VIP_Board没办法,图像依然很好,比标配的OV7670好不知道几百倍:接着换到了自己新弄的USB的板子上,万恶钱为首,先测试相机:当场崩溃,

膨胀算法的Matlab+FPGA实现

1.Dilation膨胀算法的Matlab实现咋们家FPGA真是太好了,能做那么多实时处理的算法,在上一步进行边缘检测后,现在进行膨胀(额,我有膨胀了)!!!实现一定程度的噪声的抑制!!!不过这个太特么简单了。。。。我简单说几句吧!!!1.1.Dilation算法简介前一章中

Sobel算子的边缘检测实现(FPGA移植)

同上一篇,还是为了体现FPGA的强大功能,实现实时的边缘检测能力!这一部分简单的可以用Sobel实现,如果想做的好,可以用高斯+Canny来实现,总是,只要你想做,FPGA没有什么做不到的,只要你静得下心来!!!!以下仅仅介绍Soebl算法的Matlab算法实现,希望大家各自努力

Bayer2RGB的Matlab实现 (以及FPGA的移植)

由于FPGA强大的并行高速运行能力,来替换相机内部的Bayer恢复,或者捕获Bayer(有些相机只能输出Bayer,比如Mt9v034),采用FPGA能实现实时处理,其他处理器不能匹及!!!这部分我仅仅是模拟CMOS等相机的Bayer处理,通过2行插值来实现,实际上要达到好的效果,至少需要3

线阵CCD驱动方案2(OS整形→差分)

这一部分主要讲整形,差分部分已经在上一章节中给出http://blog.chinaaet.com/detail/33385.html目前选用的片子LM1081性能不佳,只能达到1MHz的速度,再高信号就不听话了!!还有如果不加电容,即不滤波的话,那个波形,据说是振铃,可以通过阻抗匹配来消除,可是我不会

线阵CCD驱动方案1(OS差分)

1.1.CCD信号整形方案1CCD的驱动电路采用CPLD实现,在原理和实现上非常的简单,采用VerilogHDL语言进行时序控制,比较简单。但是CCD信号的整形,以及ADC采集部分,相对与数字逻辑设计而言就比较复杂了。为了实现TCD1209线阵CCD信号的采集电路,首先采用了14BitADC转换器L

FPGA快速中值滤波的实现的思维

FPGA快速中值滤波的实现的思维快速排序算法:1)分别比较每行,分别得到3个的Max,Med,Min,得到新的矩阵。2)分别比较3个Max,3个Med,3个Min。a)Max的Max肯定是9个数的最大值,9th不是中值,舍去。b)Min的Min肯定是9个数的最小值,1th不是中值,舍去。c)Med中的Max至少