最新博文
0
推荐 3959
阅读
推荐 3959
阅读
转 AC701的DDR3测试读写（1）
今天是重阳节，所以提前祝福重阳节快乐。因为DDR3讲解内容比较多，所以分解成3节进行讲解。一个做FPGA的人如果不懂DDR3，Serdes，那基本等于没学习fpga。所以必须掌握ddr控制器才能深入fpga具体功能。注意以后基...
1
推荐 3830
阅读
推荐 3830
阅读
转 做fpga怎么拿高工资
话说fpga工作是艰难的。多年的逻辑经验，还不如现在的小伙子一个ip操作。很多软件都把Ip封装好了，基本不用个人关心基本时序要求。工作一年的工程师说懂pcie，无非知道ip而已。想当年，多少人自己写pcie的ip，还有ddr3的代码。如今都...
0
推荐 5549
阅读
推荐 5549
阅读
转 AC701的DDR3测试读写（2）
人这一辈子，不可能做一件事情。许许多多的成功人士都是做了无数的事情，只有一件事情成功的。或许有些事，你继续坚持带来微小的效应，那说明真的不合适。合适自己的东西，自己才会做的出色，独特，优秀。坚持多年的人，看看自己做的是否优秀，人生有几个十年...
1
推荐 3651
阅读
推荐 3651
阅读
转 xilinx的RGMII 的PHY层逻辑设计（1）
啥叫加班猫，就是半夜还在加班的夜猫子。半夜还在写博客，请问在AET论坛属于什么水平。 今天讲解是RGMII的FPGA设计。因为这边文章主要是用XILINX的约束工具，所以标记为XILINX，其实你用altera平台也可...
1
推荐 3719
阅读
推荐 3719
阅读
转 zynq总结
做技术还是得考虑真正的商业。树莓派，这玩意，只能玩玩，无法商用。那跟zynq有啥关系。？zynq这玩意也只能吹吹的东西。那些把集成的arm吹的天花乱坠的，估计没用过它卖过产品。这些项目也只是学校的课设一样，不实用。今天听到老总说，之前有个项...
0
推荐 2431
阅读
推荐 2431
阅读
转 vivado 联合modelsim 仿真，关于libxil_vsim.dll
第二个，要编译库关联到modelsim中。编译完成后，然后仿真选择注意编译的库文件在但是在运行的时候看到modelsim弹出这个恶心的信息。Loading C:/Xilinx/Vivado/2014.4/lib/win32.o/libxil...
0
推荐 2473
阅读
推荐 2473
阅读
转vivado 自定义的IP加fifo单元注意点
对于自定义IP没啥好说的。有个问题就是如果自己的IP要用xilinx公司的IP，这个时候特别注意是FIFO这个IP。在左边的simulation的栏目中，展开FIFO的IP，要把GLBR.V这个复位文件选择不要在仿真。否则用vivado仿真...
0
推荐 2046
阅读
推荐 2046
阅读
转这世界也只有加班猫告诉你什么叫FPGA时序约束
关于FPGA时序文章很多。这个世界总有有些人天天跟你背书背的知识，如果你问他深层次的问题，他根本不知道为什么。但中国这个技术环境，貌似赚钱跟技术深入没啥多大的关系。随便学习下安卓开发，就能拿个二三万的工资，花风投的钱。但人能真正沉淀是需要时...
1
推荐 16798
阅读
推荐 16798
阅读
【原创】详细解析基于FPGA（DDS）的正弦波发生器
【主题】：详细解析基于FPGA（DDS）的正弦波发生器【作者】：LinCoding【时间】：2016.12.27【声明】：转载、引用，请注明出处 我们都知道FPGA是一个数字器件，那么在通信领域，很多时候，要产生正弦波信号作为调...
1
推荐 5572
阅读
推荐 5572
阅读
[原创]mif文件简单便捷的生成方法
mif（memory initialization file）用来配置RAM或ROM中的数据，在FPGA设计中很常用到，那么mif文件的生成方法有哪些呢？下面将介绍mif文件简单便捷的生成方法。 方法一，对于数据量很...
1
推荐 8688
阅读
推荐 8688
阅读
FPGA的DDR2 SDRAM IP核的使用
DDR2SDRAM作为高速大容量存储器件，非常普遍的应用在我们的工程中。在FPGA外挂DDR2SDRAM，如果我们直接编写驱动逻辑，是非常麻烦而且耗时的事情，但是Altera在开发环境中给我们提供了这样的IP核，大大简化了我们的开发
3
推荐 13314
阅读
推荐 13314
阅读
FPGA与DDR2的硬件连接注意事项
在群里看到有人问起FPGA与DDR2的硬件连接的问题，结合我自己的设计经验，这里以Altera的FPGA为例，简单介绍一下设计方法，抛砖引玉。 Altera的低端的FPGA一般不支持接DDR3的，而高端的FPGA...
0
推荐 4203
阅读
推荐 4203
阅读
Vivado调试经历
这个AET账号建立已经有4年多了，但是一直没有写博客，主要可能是没有好的意识和精力吧。这2天把一个项目完成了，在使用vivado进行硬件调试时候发现很多问题，跟大家分享一下。 首先介绍下项目，项目是做一个自主知识产权的无线通...
1
推荐 2998
阅读
推荐 2998
阅读
(转)关于3分频电路的讨论
无论从算法上还是逻辑上，这个题目都非常简单，但是对于ASIC工程师，恐怕却是一个不小的挑战。 首先，看看我们的目标： 很简单吧，只要在响应的输入时钟沿上产生输出的翻转就可以了。但是对于ASIC工程师，却有很多东西是值得讨论的...
0
推荐 6783
阅读
推荐 6783
阅读
【原创】FPGA内部基本结构
【主题】：FPGA内部基本结构【作者】：LinCoding【时间】：2016.12.13【声明】：转载、引用，请注明出处 总结自《Altera FPGA/CPLD设计 基础篇》第二版。FPGA的基本结构：FPGA的基本组成有：可编...
