最新博文
0
推荐 2308
阅读
推荐 2308
阅读
always中的if执行条件的优先级
在一个always语句中，如果出现不同级的优先级判断时，一般大家采用if........elseif........else.....等，这种思维通常是软件编程的思想。对于FPGA编程时，我们一定要考虑综合后的电路。如果用过多的判断，或造成时序上的一些问题。因此，我通常我们采用以下方法：将优
0
推荐 6954
阅读
推荐 6954
阅读
【原创】FPGA应用（三）——按键控制led
一、设计需求设计一个按键控制led的功能模块，即一个按键控制一个led。随着每一次按键的按下，led就按照亮、灭交替显示。二、设计思路本次使用的按键为机械弹性开关按键，但由于机械触点的弹性作用，按键闭合时并不能马上接通，同
0
推荐 9388
阅读
推荐 9388
阅读
【原创】FPGA应用（二）——74HC595驱动
一、设计需求设计一个驱动74HC595芯片工作的功能模块，并在CB哥的开发板上8盏led灯上实现流水灯的效果。二、设计思路1、74HC595介绍及分析图1所示为74HC595芯片的封装及引脚分布。74HC595是由8位移位寄存器和8位三态并行输出的D型
0
推荐 6332
阅读
推荐 6332
阅读
【原创】FPGA应用（一）——流水灯
一、设计需求设计一个功能模块使红色飓风E45板上的8盏led灯流动起来，像流水一样。二、设计思路首先，有一点要明确的是led灯的每一次流动都是需要时间间隔的。也就是说，8盏led灯所对应的状态只有经过一段时间延迟后才能发生改变。根据这种思路
0
推荐 3604
阅读
推荐 3604
阅读
【原创】FPGA设计技巧总结---第一节
受时序控制的脉冲信号或时钟信号或其他信号的正确运用，对我们的设计非常有帮助。接下来，介绍下我总结的几种信号的产生。1）复位结束后，以固定时间（这里以5个时钟周期为例）产生脉冲信号，如图1所示：图1其相应的VerilogHDL实现如下所示：`timescale1ns/
0
推荐 4331
阅读
推荐 4331
阅读
NIOS II 系统定时器，定时器
用nios在调飞控单独调试定时器时，中断ok，单独调试timestamp，ok，结合在一起，两者都不正常工作了。思路：timer中断换成系统计时器中断，问题来了，中断进入了，可是不是我要的1ms中断一次啊我的代码如下：staticalt_u16led_cnt=0;//led0.5s闪烁alt_u32my_alarm
0
推荐 5736
阅读
推荐 5736
阅读
MiZ702学习笔记4——熟悉EDK从纯PS开始
上次笔记中,我们利用vivado新建了一个工程，仅仅用到了zynq的PL部分，也就是FPGA的部分，点亮了一个流水灯。这次我们我们就单单玩玩PS部分，也就是ARM部分，熟悉下这部分的开发流程。创建工程的过程和上一篇笔记是一样的，这次我们首先创建一个Block文件，用于放置IP。
0
推荐 29100
阅读
推荐 29100
阅读
千呼万唤始出来——FPGA异构计算书终于要出版了
在Altera大学计划陈总的大力支持和西安电子科技大学出版社各位编辑和领导的帮助下，历时快一年的写作，新书终于要出版了。有人问我为啥不在电子科技大学出版社出版？因为读书以来很多教材都是电子科技大学出版社出的，那质量……有阴影。由于是第一次领衔写书，犯了很多
0
推荐 3454
阅读
推荐 3454
阅读
BeMicro Max10->nios程序装载
Altera官方好像没有给出nios程序怎么配置到max10外部flash(可能我不知道)，例如->epcs下面记录我的心路历程：1.nioscommandshell1）elf2flash--epcs--input="D:/MAX10_Project/RELEASE_QUADROTOR/software/quadrotor/quadrotor.elf"--output="D:/MAX10_Project/RELEA
0
推荐 2659
阅读
推荐 2659
阅读
组合逻辑和时序逻辑的区别
数字电路根据功能可分为组合逻辑电路和时序逻辑电路，组合逻辑电路在任何时刻的输出只与当前时刻的输入有关，与电路原来状态无关，时序逻辑电路的输出不仅与当前的输入有关，还取决于电路原来的状态
0
推荐 3260
阅读
推荐 3260
阅读
0
推荐 5729
阅读
推荐 5729
阅读
MiZ702学习笔记3——熟悉Vivado开发流程从PL开始
废话不说，直接进入主题～～～1、选择菜单栏File->NewProject:2、为工程取名3、选择RTL项目4、由于MiZ702和zed高度兼容，我们不妨试试直接选择ZedBoard，当然这仅仅是个尝试哈哈，如果是比较严谨的项目，还是跟新芯片型号选择。5、完成工程就创建好了，我们来看下主
0
推荐 3629
阅读
推荐 3629
阅读
新书封面定型了！！！
上次出版社给了两个选择方案，得到了广大网友的肯定，同时也收到了很多网友的建议和意见。我跟出版社在综合各种建议和意见的基础上重新编辑并选择了封面，这次是定型后的封面了，希望大家能够喜欢，也非常感谢给出建议和意见的各位网友。
0
推荐 7516
阅读
推荐 7516
阅读
【原创】Spartan6之蛋疼的时钟管理模块
忙了两个多月的毕业设计，有好长的一段时间没写过博客了。不过，在做毕设的过程中学到很多的东西，包括代码规范、文档规范、对设计的优化技巧等，最后也获得了相应的回报---毕设被评为优秀和创新。以为毕设搞定后就会很轻松，但我错了，事情又被排满了。呵
0
推荐 4880
阅读
推荐 4880
阅读
MiZ702学习笔记2——奔跑吧vivado
上一节一上来就是Linux，不是炫耀我们的MiZ702能跑Linux，而是为了方便的把外设一次性测试完。大家都知道MiZ702精华在于FPGA与ARM的完美融合，就像太极一样阴阳调和——软中有硬，串并结合！FPGA，ARM浑然一体，各司其职，可谓无所不能。正所谓，工欲
