最新博文
0
推荐 4256
阅读
推荐 4256
阅读
我的第一篇博客，希望是好的开始，有些事情不吐不快
想说点什么了。。一个从山城农村通过自己的努力考上了一所还算不错的大学-东北石油大学，可是大学四年过的，现在想想真是不怎么样，除了玩游戏，就是睡觉，没怎么学习，大三时随大流考了研，数学差一分没进复试，调剂到了天
0
推荐 23025
阅读
推荐 23025
阅读
Altera FPGA IO电平怎么设置？
最近上班，一个小项目用到fpga去做oled的驱动，主要是非标准的驱动，所以采用fpga去做。驱动当然没问题。遇到1个问题是IO电平的问题。因为后面oled驱动需要用1.8V逻辑电平去驱动。为此需要改变默认的IO电平3.3V。查找资料与问各位
0
推荐 5275
阅读
推荐 5275
阅读
Edge & debounce
Edge&debounce——两忘而化其道（fei199311）一、名词解释边沿检测：就是检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测，这在FPGA电路设计中相当的广泛[1]。按键消抖：通常的按键所用开关
0
推荐 7453
阅读
推荐 7453
阅读
树型快速加法器的FPGA设计
树型快速加法器的FPGA设计一、名词解释加法器：加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器；若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作
0
推荐 6847
阅读
推荐 6847
阅读
整数奇偶分频（占空比50%）
整数奇偶分频（占空比50%）一、名词解释1.分频：是指将一单一频率信号的频率降低为原来的1/N，就叫N分频。实现分频的电路或装置称为”分频器“。关于分频还有另外一种解释：对信号中不同频率成分的各种信号分开，分成几个频率段。本次介绍的分
0
推荐 3066
阅读
推荐 3066
阅读
开篇——开始写博客啦～～～哈哈哈
哈哈，第一次开始写博客啦～～～今天是10月7日，简写107，和我们实验室的门牌号是一样的（2#107），很有缘啊。第一次写，也不知道应
0
推荐 16191
阅读
推荐 16191
阅读
【原创】关于业界FPGA开发板杂谈-coco布置的十一作业
关于业界FPGA开发板杂谈蜗居FPGA界5年有余，业内FPGA开发板形形色色的太多，应coco之邀，写下鄙人对当下FPGA开发板的相关看法、推荐、杂谈！言谈中难免有一些个人的想法，甚至有余多年来受的摩擦而发表的一己之见，再次申明以下一切说法均为客观的评
0
推荐 5180
阅读
推荐 5180
阅读
1
推荐 11328
阅读
推荐 11328
阅读
Vivado赛季心得与感受
Vivado赛季心得与感受 第一部分：把这一阶段所有博文分类整理一下，顺便谈一些自己的感受。 1、首先是基础 正所谓：合抱之木，生于毫末；九层之台，起于累土，想要用好一款开发工具，必须掌握各种常用的基本操作、流程。打好了基础，后面就会走得轻...
0
推荐 5376
阅读
推荐 5376
阅读
Altera第10代FPGA首款产品的四大优势
Altera公司日前宣布开始出售第10代产品的第一个系列——非易失MAX®10FPGA及其评估套件。该产品采用TSMC的55nm嵌入式闪存工艺技术。MAX10FPGA仅有3mmx3mm，却集成了最高50K逻辑单元、闪存模块(用户闪存和双配置闪存)、模数转换器、嵌入式存储器和DSP模块、DDR3外部存储器
1
推荐 31285
阅读
推荐 31285
阅读
Vivado HLS何去何从？——近日的一些尝试
Vivado HLS何去何从？ ——近日的一些尝试 如何更好的利用vivado hls是我近期一直在思考的问题。是不是一般的c程序都能很好的转换为IP核？应用的限制在哪里？hls更适合用来做什么？ 带着这些疑问，做了...
0
推荐 4949
阅读
推荐 4949
阅读
2.5D IC封装超越摩尔定律，改变游戏规则
2011年10月31日http://www.esmchina.com/ART_8800118148_1200_2700_3201_4300_7a3403e7.HTM?jumpto=view_welcomead_1411032516049近日，有两家公司同时发布了在芯片封装方面的革命性突破：一个是意法半导体宣布将硅通孔技术（TSV）引入MEMS芯片量产，
0
推荐 22375
阅读
推荐 22375
阅读
在Vivado下利用Tcl实现IP的高效管理
作者：高亚军在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IPCatalog，生成所需IP，这时相应的IP会被自动添加到当前工程中；另一种是利用ManageIP，创建独立的IP工程，缺省情况下，IP工程的名字为magaged_ip_projec
0
推荐 30309
阅读
推荐 30309
阅读
基于Zynq的图像视频处理、显示平台
基于Zynq的图像视频处理、显示平台 1、 概述 首先，我们来看一下Xilinx Application Note中经常出现的一副结构图，图1所示，当然不可能所有图都一样，在结构上大同小异吧。这是一个比较典型的图像、...
0
推荐 24870
阅读
推荐 24870
阅读
强大的Vivado IP工具——自定义IP的使用
首先，要指出，本文不描述任何IP的功能与使用。在开发一个大型FPGA项目时，多人协作是必不可少的。这个时候，如何提交设计给负责集成的人，是项目开发中最关键的问题之一。常用的一个方法是，提交网表。网表的提交可以算是相当方便的操作了，这在ISE的时期还体会不到，
