xzy610030

stm32F4----标准库开发的第一个例程(四)

上一篇博客用51的方式玩了一下stm32,但是stm32强大之处在于他的标准库,因此,从现在开始就切换到用标准库来开发了。(一)标准库下载:STM32 Standard Peripheral Libraries 下载链接:http://w...

stm32F4----像51那样点亮一盏灯(三)

基本上,我们始于51,于是乎,像51那样点个灯玩玩...于是我们不用标准库,直接简单粗暴一些。。。(一)新建一个工程这里直接关闭,因为我们不用标准库在这个目录找到startup文件:startup_stm32f412zx.s(类似于单片机的...

stm32F4----例程下载(二)

上篇博客搭建好了环境之后,就要跑一个最简单的工程了,点亮一盏LED。上一篇说道,keil不破解也可以用,但是不破解的话,会有32k代码量的限制,超过了32k代码量就编译不了,所以,这里还是先去破解一下吧(一)用keil c51的破解方法没成...

stm32F4----开始起航(一)

下载了一堆的F7的资料和pack后,发现板子是STM32F412 Nucleo-144,很乌龙,自己的网络又上不去,找了一个哥们帮我下载的,非常感谢。这下集齐了好几个pack,哈哈。(1)MDK5.22安装(2)pack安装(F4安装的时候...

是时候回来了

从毕业后就没怎么更新过博客了,这一年多浑浑噩噩,也不知道自己干嘛了,是时候步入 正轨了。非常怀念那段努力学习、更新博客的日子,博客也给我很多的便利,非常方便自己查找问题,思考自己所学的东西,现在有更多的时间了,是时候回来了。 ...

【设计心得】DDR3自带仿真测试一

之前从AET申请到了NANO2开发板,开始玩玩DDR3了。开发环境:ise14.6(已编译好xilinx的仿真库)新建ISE工程选择NANO2开发板中的芯片添加ddr3的IP核Next,选择spartan6的MIG把UG下载下来。选择64*16的,因为hynix也是这个容量后面一路默认,直到生成IP核。生成的IP

【设计心得】modelsim三种仿真实验结果对比

既然决定认认真真搞FPGA,学好modelsim,那么就一路坚持下去!首先,继续摸熟modelsim仿真。今天摸清了用Modelsim做功能仿真,综合后仿真,时序仿真。纪录下过程和对比下结果。首先在前面的博客中,各种环境已经在前面搭建完毕,包括编译仿真库等,一会会有一个简单的各

【读书笔记】CB代码风格和modelsim仿真

像借着新电脑之机,认真搞搞FPGA,没想到一个小小的仿真工程也让我栽了半小时的跟头(见后面)。读书心得看完了前5章,自己新买的电脑各种环境在11.15号也搭建完毕。记录下自己觉得有收获的地方1.按照CB工程文件目录,可以对工程文

【读书笔记】--modelsim添加编译altera仿真库

Modelsim添加altera仿真库之前用quartus的时候都市altera-modelsim,在用xilinx的时候装个个modelsimSE版,感觉很不错,是时候抛弃altera-modelsim了。Xilinx仿真库编译之前博客有记录:http://blog.chinaaet.com/detail/35533现在添加altera的仿真库,和xilinx的过程有

【读书笔记】inout口modelsim仿真

拿到CB书好久了,直到现在才开始写自己的心得。看到书中CB的经历,就像当初看到郭天祥经历一样,令人十分振奋。书中也介绍了软件的安装和一些警告的消除,这让我觉得CB是真的在告诉我们怎么去学好FPGA。然而,CB一直在强调代码风格和设计是基于测试的,也就是DUT,每一

FPGA亚稳态解析

最近在复习FPGA相关的东西,看到这篇文章,很不错,转载过来引自:http://www.cnblogs.com/linjie-swust/archive/2012/01/07/YWT.html1.应用背景1.1亚稳态发生原因在FPGA系统中,如果数

vivado设计四:自定义IP核测试

在vivado设计三中:http://blog.chinaaet.com/detail/37177已经建立了vivado工程和封装好了自定义IP核。那么接下来,我们对这个自定义IP核进行测试了:我们已经回到了主界面。1.createblockdesign这部分和vivado设计中:是类似的,就不贴图了,2.添加我们自定义的IP核Ad

vivado设计三:一步一步生成自己的自定义IP核

开发环境:xpvivado2013.4基于AXI-Lite的用户自定义IP核设计这里以用户自定义led_ip为例:1.建立工程和设计一过程一样,见vivado设计一http://blog.chinaaet.com/detail/35736:这样我们就进入了主界面2.创建IPTools–》CreateandPackageIP来到IP创建欢迎界面:Ne

Vivado设计二:zynq的PS访问PL中的自带IP核(基于zybo)

1.建立工程首先和Vivado设计一中一样,先建立工程(这部分就忽略了)2.createblockdesign同样,AddIP同样,也添加配置文件,这些都和设计一是一样的,没什么区别。双击,ZYNQ7ProcessingSystem下面的就和设计一中有一些不一样了:选择PS-PLConfiguration,EnableM

vivado设计一:建立第一个入门工程(基于zybo)

软件:vivado2013.4电脑:xp系统硬件:zybo(基于xilinx的zynq-7010主控芯片)实验一:利用vivado建立一个嵌入式系统(之前用PlanAhead在zed实现过,现在换成vivado和zybo了,感受一下不同的地方)启动vivado,建立新工程选择next,填写工程名称和选择工程路径Next,RTL