最新博文
0
推荐 2499
阅读
推荐 2499
阅读
写在最初
总结是一个很好地习惯，益处在我看来有两点：巩固和督促。接触FPGA已有一段时间，收效甚微，因在没有一直坚持，不能自控。这个写在最初，目的在于逼迫自己制定好的作息，前天看了大牛的大作，内心觉得惶恐，这种度日是应该改变了，毕竟自己的未来只能自己双手来创造，而
0
推荐 20778
阅读
推荐 20778
阅读
用FPGA实现DDS任意波形发生器
DDS直接数字式频率合成器（DirectDigitalSynthesizer），相信所有人看到这个名字就觉得不会陌生。有些资料讲述的方式太高大上，不少人一时半会接受不了。本篇文章从双口RAM入手，由浅入深脱掉DDS高大上的外衣。基本原理框图：两个关键术语：a.
0
推荐 1908
阅读
推荐 1908
阅读
0
推荐 5272
阅读
推荐 5272
阅读
FPGA与DSP的SPI通信
最近在调试FPGA与DSP通信，使用SPI；基本的SPI时序，以及操作都没有问题，现在的问题是：此SPI通信协议包含的数据类型有150个，如，温度、压力、错误、警告等等；&nb
0
推荐 4419
阅读
推荐 4419
阅读
求助帖：两个单独FPGA程序和一起运行出错？？？
两个单独的FPGA程序：程序A和程序B，开始单独编写，在基本功能调试完成之后将其合并在一起，但就是合并在一起之后运行就不正常了。并且，若将程序A源文件加入到程序中进行综合编译，则程序A无法运行；若将程序B源文件加入到程序中进行综合编译，则程序B无法运行；基于此
0
推荐 23848
阅读
推荐 23848
阅读
好书推荐之三：《Xilinx FPGA设计权威指南》——Vivado集成开发环境
本书由清华大学出版社出版，何宾张艳辉编著，是“Vivado高效设计案例”博客大赛的参与奖奖品之一。Xilinx大学计划推荐用书Xilinx公司Vivado设计套件高级市场营销总监RamineRoane作序国内首本系统论述Xilinx新一代集成开发环境Vivado和VivadoHLS设计流程和设计方法
0
推荐 11952
阅读
推荐 11952
阅读
好书推荐之二：《Xilinx FPGA数字信号处理器实现》——从HDL到模型和C的描述
本书由清华大学出版社出版，何宾张艳辉编著。Xilinx大学计划推荐用书Xilinx大中华区大学计划经理谢凯年博士和MathWorks中国教育业务发展总监陈炜博士联袂作序国内首本从三个角度同时论述XilinxFPGA数字信号处理实现方法的权威著作！主要内容本书首次同时从硬件描述语言H
0
推荐 9892
阅读
推荐 9892
阅读
好书推荐之一：《Xilinx FPGA数字设计》——从门级到行为级双重HDL描述（立体化教程）
7月底，何宾老师所著的《XilinxFPGA数字设计》——从门级到行为级双重HDL描述（立体化教程）将隆重上市！本书是教育部高等学校电子信息类专业教学指导委员会规划教材、高等学校电子信息类专业系列教材！配套资源本书配套有电子课件、网络视频、书中设计文件
0
推荐 22465
阅读
推荐 22465
阅读
基于FPGA的74HC595驱动数码管动态显示--Verilog实现
一．数码管简要介绍数码管分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳极（COM）需接+5V才能使其工作。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码，共阴极（COM）需接GND
0
推荐 4425
阅读
推荐 4425
阅读
小荷已露尖尖角——京微雅格推出国内首款低功耗FPGA对抗Lattice
在中国电子工业“缺芯”的时代，京微雅格，作为世界上除美国外唯一自主研发并成功量产FPGA产品的公司，承载着当代中国电子人的期许和梦想，一直受到国内工程师的关注。京微雅格产品路线图日前，京微雅格不负众望，继量产集成8051/ARMCortex-M3内核的低成本、广适
0
推荐 5321
阅读
推荐 5321
阅读
0
推荐 29417
阅读
推荐 29417
阅读
新书预告——FPGA异构计算目录抢先看
书名：FPGA异构计算——基于OpenCL的开发方法第一部分基于OpenCL的FPGA开发方法第一章FPGA异构计算这一章引入了OpenCL开发方法。不论你以前是不是FPGA开发者，本章都值得阅读。本章首先介绍了异构计算的发展历程，引入FPGA异构平台。其次阐述了FPGA的发展史及其内部结构
0
推荐 12907
阅读
推荐 12907
阅读
赛灵思SDNet十年耕耘 助SDN实现飞跃
前不久，赛灵思共邀中国SDN专委会执行副主任、清华大学毕军教授在京召开新闻发布会，介绍其全新SDNet（SoftwareDefinedSpecificationEnvironmentforNetworking)软件定义规范环境，推出一种定义网络硬件的新方法，实现“软”定义网络解决方案。SDNet的横空出世，先
0
推荐 7410
阅读
推荐 7410
阅读
Altera在Arria 10中率先集成硬核浮点DSP模块，新一代产品初露锋芒！
4月23日，Altera向京城媒体宣布正在发售的Arria10FPGA集成了符合IEEE754的硬核浮点DSP模块，其FPGA浮点DSP性能方面在业界率先实现了变革。未来，该硬核浮点DSP模块技术也将集成在14nmStratix10FPGA和SoC中。采用硬核浮点DSP模块究竟能带来什么好处呢？让我们听听A
