最新博文
0
推荐 43070
阅读
推荐 43070
阅读
vivado逻辑分析仪的使用
vivado逻辑分析仪的使用 前言： 一直在犹豫要不要把这篇半成品放上来，使用vivado逻辑分析仪时，刚开始的体验还是很愉快的，最近就一直出问题：在XP系统下，Hardware Manager的向导跑不动，处于循环等待的状态，这可能是电脑...
1
推荐 17196
阅读
推荐 17196
阅读
张亚峰：一个FPGA资深FAE的心路历程和经验独白
张亚峰：英文名Andrew；网名：.COM张；CrazyBingo戏称为牙缝。本文，牙缝同志不仅仅对FPGA入门学习流程做了详细的分享，更是对FPGA开发工作的要求分成大公司和小公司两个层面来分析，FPGA粉丝们读后可以受益匪浅！FPGA路上一路走来的牙缝同志，身材随着FPGA经验的
0
推荐 8945
阅读
推荐 8945
阅读
从芯片级到系统级：FPGA催动开源硬件运动全面爆发
8月13日～15日，赛灵思主办的OpenHW2014开放源码硬件与嵌入式计算大赛（简称OpenHW2014）在古城西安胜利闭幕。赛灵思公司研究实验室高级总监、全球大学计划（XUP）负责人PatrickLysaght接受采访&nbs
0
推荐 12501
阅读
推荐 12501
阅读
【原创】漫谈High Level Synthesis(HLS)
漫谈High
Level Synthesis(HLS) 水平有限，错误纰漏之处难免，欢迎网友们批评雅正。 相信FPGA的资深玩家对这个词不会陌生，印象中很多年之前这个概念就被提出来了，但是一直没有火起来。我第一次比较深入的接触HLS...
0
推荐 49632
阅读
推荐 49632
阅读
ISE VS VIVADO, 哪个坑更深?以FFT为例比较两个软件综合布线后的资源使用情况
作者：刘初一从10年前接触FPGA开始，一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来，见证了XILINX一直在努力升级，修复BUG，同时也在加倍努力创造新的BUG。终于，他们发现对I
0
推荐 11603
阅读
推荐 11603
阅读
恭贺本站优秀博主Crazybingo在第九届中国研究生电子设计竞赛喜获一等奖！
2014年8月18日至20日，第九届“华为杯”中国研究生电子设计竞赛全国决赛在西安电子科技大学隆重举行。本站优秀博主Crazybingo——西安电子科技大学研究生韩彬带领“疯狂工作室”团队所设计的“基于FPGA的非介入式静脉成像仪设计”喜获团
0
推荐 9548
阅读
推荐 9548
阅读
Vivado设计实战——音乐的节奏(概述)
Vivado设计实战——音乐的节奏(概述) 关于Vivado HLS的基本使用，已经算是入门了，接下来打算做一个利用HLS实现硬件加速。主题定为音频信号分析，目前完成了频谱的计算和显示，和最终想要的结果还有一段距离，只能说是半成品吧。 1...
0
推荐 10381
阅读
推荐 10381
阅读
【原创】自己设计简单算法，进一步熟悉HLS
设计简单算法，Vivado HLS初体验后续 1、前言： 《Vivado HLS初体验》一文中，使用别人设计的yuv_filter demo文件新建工程，添加了文件，基本掌握了新建工程和算法仿真的流程，由于没有完全按照现有的教程进行学习，所...
1
推荐 20517
阅读
推荐 20517
阅读
【原创】Vivado HLS初体验
Vivado HLS初体验 1、前言 该笔记主要是Vivado HLS开发流程的学习心得，掌握HLS开发的全流程：从工程创建到算法仿真到综合再到设计实现，由于截图较多，暂时只写到前两部分。 2、目标 1）熟悉Vivado HLS GUI的...
0
推荐 13914
阅读
推荐 13914
阅读
【原创】Vivado设计实战 ——等精度频率计（完结篇）
Vivado设计实战 ——等精度频率计（设计篇）
硬件平台：ZedBoard 开发工具：Vivado 2014.1 1、PS寄存器功能划分
reg0：控制寄存器0（offset：0x00）
Bit 功能
...
0
推荐 28854
阅读
推荐 28854
阅读
大变局——FPGA异构计算自序
接触到OpenCL是在3年前，当时参加Altera的全国教师大会，知道Altera准备推动这样一种新的FPGA开发方法。当时的感觉是：不关我事。觉得这样一种新的语言来开发FPGA的方法在成熟之前，我应该不会去使用它。另外更多的还有疑虑，CtoSilicon的口号喊了多少年了。从上个世纪9
0
推荐 12861
阅读
推荐 12861
阅读
【原创】Vivado Tcl你用过吗？ ——Tcl实现GUI个性化
Vivado Tcl你用过吗？ ——Tcl实现GUI个性化 摘要：本文是采用Tcl脚本，利用Vivado提供的GUI定制接口，将自主命令按钮添加至Vivado工具栏，一键搞定zynq
ps内核的添加。 1、引言 从之前对Vivado...
0
推荐 9517
阅读
推荐 9517
阅读
【FPGA】LUT LATCH 傻傻分不清楚
LUT（Look-Up-Table）：查找表。LUT本质上就是一个RAM。它把数据事先写入RAM后，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出。LATCH：就是锁存器。由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持
0
推荐 41929
阅读
推荐 41929
阅读
基于Vivado的嵌入式开发 ——PS+PL实践
基于Vivado的嵌入式开发——PS走起硬件平台：ZedBoard开发工具：Vivado 2014.21、规划废话不多说，依然是流水灯，这次是采用PS+PL实现。功能依旧简单，目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉Vi...
0
推荐 4125
阅读
推荐 4125
阅读
归零，重新开始，向FPGA扬帆，从PADS9.5起航
时间总是在不经意间跳跃，似乎开始意识到该留下点足迹什么的以供闲时回味……我就是一个刚刚进入职场的菜鸟，什么都不懂，但什么都想懂……工作中，发现很多东西要用，很多东西要学。单片机、ARM（STM32、LPC1768）、F
