高级FPGA设计——第五章：复位电路
发表于 8/16/2017 5:19:34 PM
阅读（2833）
高级FPGA设计——第四章：跨时钟域问题
发表于 8/16/2017 3:03:56 PM
阅读（4666）
高级FPGA设计——第三章：功耗结构设计
发表于 8/15/2017 3:27:42 PM
阅读（2740）
高级FPGA设计——第二章：面积结构设计
发表于 8/15/2017 1:11:37 PM
阅读（3170）
EDK之路（8）——SDK及chipscope的使用
工程目的本文章继续EDK之路（7）的工程，在EDK之路（7）中，已经把硬件平台搭建好了。现在要做的就是在SDK中建立一个C工程，来配置需要配置的端口。并最后下板，用chipscope检测结果。SDK操作补充说明sdk的一般流程在之前的文章中...
发表于 8/3/2017 9:48:13 AM
阅读（3132）
EDK之路（7）——创建用户IP的补充说明及chipscope的添加
发表于 8/3/2017 9:34:45 AM
阅读（2918）
高级FPGA设计——第一章：高速度结构设计
我们使用FPGA，除了实现预期功能之外，最关心的就是系统运行的速度，这是我们使用FPGA的最重要的原因。FPGA中速度包含3个指标：流量(Throughput)：每个时钟周期处理的数据量，度量为每秒的位数。时滞(Latency)：数据输入到...
发表于 7/19/2017 11:51:20 AM
阅读（2895）
基于AXI总线的DDR仿真模型
在xilinx平台下，经常要进行基于AXI总线的IP开发。尤其是当要使用DDR时，仿真就存在很大的问题了。之前我们的解决办法是修改接口，然后连接到一个模拟DDR的寄存器组中。但这样做一方面频繁修改接口，相当麻烦；另一方面仿真行为与下...
发表于 7/5/2017 5:42:04 PM
阅读（4802）
EDK之路（6）——将ise工程封装成EDK下的IP(文件添加部分)
发表于 6/30/2017 5:23:33 PM
阅读（9612）
EDK之路（5）——将ise工程封装成EDK下的IP(IP创建部分)
工程目的 在很多稍大点的工程当中，都需要ise和EDK的联合开发。本文章就介绍一下将ise工程作为IP挂载到EDK的流程。为了更简单的理解整个流程，本次所挂载的ise工程采用流水灯工程，且为了更全面的说明挂载操作，还“画蛇添足”地在流...
发表于 6/30/2017 4:33:06 PM
阅读（4090）
EDK之路（4）——自定义IP(SDK部分)
发表于 6/14/2017 9:01:18 AM
阅读（3207）
EDK之路（3）——自定义IP(XPS部分)
发表于 6/14/2017 8:49:34 AM
阅读（3271）
EDK之路（2）——GPIO之SDK篇
在上篇文章中，说明了一下一个简单的GPIO工程的XPS部分。XPS部分的建立说明我们的硬件平台已经搭好，接下来就是在这个硬件平台中运行我们的软件部分，即SDK部分的操作。SDK部分
发表于 6/13/2017 11:23:54 AM
阅读（3509）
EDK之路（1）——GPIO之XPS篇
说明 EDK在现在已经略显过时了，毕竟vivado才是续集的主角。但不排除现在还有许多工程用着EDK，且EDK和vivado还是有很多操作是共通的。所以还是把之前写的EDK之路系列搬移至此。工程目的 通过建立一个简单的GPIO工...
发表于 6/13/2017 10:39:05 AM
阅读（4190）
