0 errors, 0 warnings

FPGA应用;视频图像处理

高级FPGA设计——第五章:复位电路

高级FPGA设计——第四章:跨时钟域问题

高级FPGA设计——第三章:功耗结构设计

高级FPGA设计——第二章:面积结构设计

EDK之路(8)——SDK及chipscope的使用

工程目的本文章继续EDK之路(7)的工程,在EDK之路(7)中,已经把硬件平台搭建好了。现在要做的就是在SDK中建立一个C工程,来配置需要配置的端口。并最后下板,用chipscope检测结果。SDK操作补充说明sdk的一般流程在之前的文章中...

EDK之路(7)——创建用户IP的补充说明及chipscope的添加

高级FPGA设计——第一章:高速度结构设计

我们使用FPGA,除了实现预期功能之外,最关心的就是系统运行的速度,这是我们使用FPGA的最重要的原因。FPGA中速度包含3个指标:流量(Throughput):每个时钟周期处理的数据量,度量为每秒的位数。时滞(Latency):数据输入到...

基于AXI总线的DDR仿真模型

在xilinx平台下,经常要进行基于AXI总线的IP开发。尤其是当要使用DDR时,仿真就存在很大的问题了。之前我们的解决办法是修改接口,然后连接到一个模拟DDR的寄存器组中。但这样做一方面频繁修改接口,相当麻烦;另一方面仿真行为与下...

EDK之路(6)——将ise工程封装成EDK下的IP(文件添加部分)

EDK之路(5)——将ise工程封装成EDK下的IP(IP创建部分)

工程目的 在很多稍大点的工程当中,都需要ise和EDK的联合开发。本文章就介绍一下将ise工程作为IP挂载到EDK的流程。为了更简单的理解整个流程,本次所挂载的ise工程采用流水灯工程,且为了更全面的说明挂载操作,还“画蛇添足”地在流...

TS流(6)——TS流文件分析

通过前面的描述,我们清楚,一个基本的TS流应该包括PAT,PMT,PES,PCR 4种类型的包(若PCR信息被指定在PES类型包中,则只需三种基本类型。总之PCR信息不可缺少)。另外,PTS因素也是必备的。有了这些信息,就可以组成一...

TS流(5)——PCR,PTS

在前面的文章中,我们了解了各种类型的包。现在我们要讨论的就是TS包中的一些关键信息——PCR,PTS,DTS,VBV。主要关系到系统时钟恢复以及视/音频同步。 PCR:Program Clock Reference,为节目时钟...

TS流(4)——PES

TS流(3)——PAT,PMT

1, PSI表说明 PSI即程序特殊特殊信息,是对单一TS流的描述,是TS流的引导信息。即PSI信息指定了如何从一个携带多个节目的传输流中找到指定节目。PSI信息+视频TS流即可组成一个基本的TS流。 PSI表包括如下4种: ...

EDK之路(4)——自定义IP(SDK部分)