IO短路带来的思考
按照常理来说，对于IO脚来说VH遇到VL，那么一般人一定会想当然的以为结果是VL。事实是这样的吗？特权同学就遇上了这么个很让人郁闷的问题。当时在调一个液晶控制板，板子是新做的，自己动手焊接（水平有限，给后来的故事埋下了伏笔）。一切OK，就把早就写好仿真过的代码
发表于 6/19/2010 3:00:59 PM
阅读（3891）
基于FPGA的跨时钟域信号处理——MCU
说到异步时钟域的信号处理，想必是一个FPGA设计中很关键的技术，也是令很多工程师对FPGA望而却步的原因。但是异步信号的处理真的有那么神秘吗？那么就让特权同学和你一起慢慢解开这些所谓的难点问题，不过请注意，今后的这些关于异步信号处理的文章里将会重点从工程实践
发表于 6/19/2010 2:59:06 PM
阅读（4932）
BJ-EPM驱动黑白裸屏
黑白裸屏，本以为加上一个偏压，剩下的事交给240来就行了。哪知这个黑白屏的偏压也不简单。原先只给了一个15V的偏压，按照过去的经验一个偏压相当于背光，然后CPLD搞定时序就能DIY显示了。琢磨了半天发现这个黑白屏其实还是
发表于 6/18/2010 3:43:36 PM
阅读（2831）
复用管脚陷阱多多
特权同学郁闷了两天，终于在决定放弃前发现了问题。问题就在想当然的以为不会有问题的复用管脚上。本来一个简简单单的TFT，对于咱这小有经验的老手本是小case，代码到仿真个把小时的事情，到搭起来的简陋飞线板上一试，不亮，什么问题。当然代码不可能一次性OK，所以回
发表于 6/18/2010 10:34:40 AM
阅读（3302）
被综合掉的寄存器
记得之前遇到过一个很蹊跷的仿真问题，见《Altera调用Modelsim仿真奇怪的复位问题》。这次也遇上了一个很类似的问题，但是发现了根本原因之所在。是这样的，一个测试中写一个下面的一段代码：//----------------------
发表于 6/18/2010 10:30:56 AM
阅读（3400）
Cyclone M4K移位寄存器使用
Cyclone的M4K可以配置移位寄存器使用。Handbook里介绍关于移位寄存器不多，就两段话加一个图，这让特权同学走了不少弯路才算搞明白怎么回事。大体上，就是一个位宽为w的移位输入shift_in_data和移位输出shift_out_data
发表于 6/8/2010 3:37:06 PM
阅读（3204）
基于FPGA的高速PCB板设计
高速PCB板设计由于I/O的信号的快速切换会导致噪声产生、信号反射、串扰、地反弹，所以设计时必须注意：1.电源渗透并平坦分布到所有器件中以减少噪声；2.
发表于 6/7/2010 1:48:29 PM
阅读（3595）
Altera推荐的双层叠复位方式
异步复位会影响寄存器的recovery时间，引起设计的稳定性问题。尤其对于状态机的无意识的复位导致进入不确定的状态。下面介绍一种更为可靠的异步复位、同步释放的双缓冲电路。该电路由两个同一时钟沿触发的层叠寄存器组成，该
发表于 6/6/2010 8:06:39 PM
阅读（3841）
异步复位-----续
记得特权前些天发表了一篇名为《异步复位，同步释放》的博文，其实对于这个亚稳态还是很心有余悸的。其实对于一个寄存器的亚稳态其实还是相对影响小一些，但是对于诸如总线式的寄存器受到亚稳态的影响那问题就大了，搞不好就是致命性的打击。正好在EDACN论坛里看到一谈
发表于 6/6/2010 7:47:34 PM
阅读（3254）
异步复位、同步释放
FPGA设计中常见的复位方式即同步复位和异步复位。在深入探讨亚稳态这个概念之前，特权同学也并没有对所谓的同步复位和异步复位有太多的注意，而在实践中充分感受了亚稳态的危害之后，回过头来细细品味《VerilogHDL设计与验证》一书中关于复位的章节，可谓受益匪浅。&nbs
发表于 6/4/2010 1:48:39 PM
阅读（3242）
Altera调用Modelsim仿真奇怪的复位问题
发表于 6/3/2010 1:35:54 PM
阅读（3717）
MAX II的UFM模块使用实例
MAXII的UFM模块使用实例查看MAXII器件的ChipPlanner：其左下角这块黑色区域是用户不可用资源区，而在这片不可用区域里有一块绿色的方块是可用的。这块不可用的黑色区域叫做CFMblock(配置Flash存储区)，而那个绿色方块叫做UFM
发表于 6/2/2010 2:28:37 PM
阅读（4581）
从Technology Map Viewer看4输入LUT
EX1:///////////////////////////////////////////////////////////inputclk;//时钟inputa,b,c,d;&nb
发表于 5/31/2010 2:03:58 PM
阅读（3055）
闲置管脚引发的血案
前些日子正好看到了riple兄的《一波三折——危险的“未分配”引脚》一文，颇受启发。正好最近也遇上了类似的问题，也可谓一波三折，还好最后摆平了，要不煮熟的鸭子可就要飞了。最重要的是又让自己长经验了。以前培训的时候就听
发表于 5/31/2010 2:01:03 PM
阅读（2570）
EDA工具篇：Quartus II使用
其实目前EDA工具我接触过的也就是xilinx的ISE，altera的QuartusII，还有仿真的时候用上Modelsim。其实如果做一些基本的项目开发，这些也就足够了。另外综合工具可能Synplify用得人也挺多，但是话说回来，对于xilinx和altera这两大FPGA供应商而言，他们肯定比任何人都更
发表于 5/29/2010 5:31:11 PM
阅读（3907）
