特权同学

淘到宝了

Verilog代码优化之for语句

Verilog代码优化之case语句

FPGA脉冲采集模块设计

FPGA脉冲采集模块设计最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用版的)。挺折腾的,不说了,放上顶层模块:`timescale1ns/1ps///////////////////////////

《设计与验证Verilog HDL》读书杂记

那天是怕火车上一晚上无聊,就特地跑了趟上海书城淘宝去了。把硬件设计那一架子的书基本上都翻了个遍。和以前的感觉一样,好书确实不多,似乎什么人都可以写书,不过就是放一摞参考书在旁边,然后这里抄一段那里截一段七拼八凑就可以拿版费了,这未免有些太对不起读者了

CPLD与ADC0804接口设计

这个实验做得比较郁闷,因为从上午开始一直摸不着头绪,虽然整体模块设计早早搞定。但是调试阶段可谓费尽周折,原因是没有抓住主要矛盾。一直以为是ADC0804的驱动部分没有做好,直到最后才发现原因出在显示部分。但是发现问题后,却苦恼于如何用查表法来把8bit的AD转换

基于CPLD的十字路口交通灯设计

基于CPLD的十字路口交通灯设计说明:横向红灯纵向绿灯30秒;横向红灯纵向黄灯5秒;横向黄灯纵向红灯5秒;横向绿灯纵向红灯50秒(假设横向的车流量大,所以通行时间长);横向黄灯纵向红灯5秒;横向红灯纵向黄灯5秒。(循环上述步骤)。&n

FPGA\CPLD设计学习笔记

FPGA\CPLD设计学习笔记题记:这个笔记不是特权同学自己整理的,特权同学只是对这个笔记做了一下完善,也忘了是从那DOWNLOAD来的,首先对整理者表示感谢。这些知识点确实都很实用,这些设计思想或者也可以说是经验吧,是很值得每一个有志于FPGA/CPLD方面发展的工程

基于FPGA的多速率信号处理之整数倍内插篇

整数倍内插:多速率信号处理中的内插理论是软件无线电发射机的理论基础。所谓整数倍内插就是指在两个原始抽样点之间插入(L-1)个零值,而只有将内插零点后的频谱,进行低通滤波才能将插入的零值点变为准确内插值,经过内插将大大提高信号的时域分辩率。&nbsp

基于FPGA的多速率信号处理之整数倍抽取篇

数字频率合成器的FPGA实现方案

数字控制振荡器数字控制振荡器在DDC中相对来说是比较复杂的,也是决定DDC性能的最主要因素之一.NCO的目标就是产生一个理想的正弦或余弦波(下面用正弦来通称正弦或余弦),更确切地说是产生一个频率可变的正弦波样本,如下式:S(n)=cos(2π*(flo/fs)*n)式中,flo为本

基于FPGA/CPLD的MSK调制解调的工程应用

基于FPGA/CPLD的MSK调制解调的工程应用为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的某一个(或几个)参数,使这个参数按照调制信号的规律而变

改进的分布式算法解决方案

基于FPGA的乘累加运算的分布式算法概述

基于FPGA的多进制振幅键控(MASK)