基于FPGA的FSK调制
发表于 5/14/2010 2:22:03 PM
阅读（3784）
基于FPGA的高斯滤波器设计
基于FPGA的GMSK调制之高斯滤波器设计先生成一个50kbps码率的源（带宽为25KHz），码元1编码成7FFFH（+1）发送，码元0编码成80000H（-1）发送。利用SystemView制作一个采样频率为500KHz的低通高斯滤波器，把生成的21阶滤波器系
发表于 5/13/2010 1:25:56 PM
阅读（4059）
利用有限状态机进行复杂时序逻辑的设计
利用有限状态机进行复杂时序逻辑的设计：目的：掌握利用有限状态机实现复杂时序逻辑的方法。在数字电路中我们已经学习过通过建立有限状态机来进行数字逻辑的设计，而在VerilogHDL硬件描述语言中，这种设计方法得到进一步的发展。通过VerilogHDL提供的语句，我们可
发表于 5/13/2010 1:21:52 PM
阅读（3943）
乒乓操作及串并转换设计篇
FPGA/CPLD重要设计思想及工程应用乒乓操作及串并转换设计篇概述“乒乓操作”是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如下图所示。乒乓操作的处理流程输入数据流通过“输入数据选择单元”将数据流等时分配到两
发表于 5/13/2010 1:19:21 PM
阅读（4170）
PT2262编码模块的FPGA实现
PT2262编码模块的FPGA实现毕业设计的一个小部分，设计中用的是现成的PT2262芯片，连射频电路都搭好的那种傻瓜模块。为了说明PT2262的编码原理，就做了一个仿真实验。无线收发部分使用的是PT2262和PT2272这一对无线收发编码模块，在发射端所使用的是PT
发表于 5/12/2010 3:43:21 PM
阅读（34825）
基于FPGA的时序及同步设计
FPGA/CPLD重要设计思想及工程应用时序及同步设计篇这是昨晚的课程，主要讲时钟同步，课上做了一个实验仿真的对比。（08.4.24）概述数字电路中,时钟是整个电路最重要、最特殊的信号。第一,系统内大部分器件的动作都是在时钟的
发表于 5/12/2010 10:17:12 AM
阅读（4048）
基于FPGA的流水线设计
FPGA/CPLD重要设计思想及工程应用流水线设计篇概述流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采
发表于 5/12/2010 10:13:59 AM
阅读（4097）
