mdykj33

BCD译码的实现_移位加3算法

BCD译码是指将二进制数,转换成BCD格式。如当cnt_s值为10时,也就是8’b00001010,转换成个位值为4’b0000,十位值为4’b0001。这个转换过程就是BCD译码。此处介绍二进制转BCD码的硬件实现,采用左移加3的算法,具...

DDS信号发生器的实现

一、功能描述本工程实现DDS直接数字式频率合成器,利用正弦波相位线性增加的特点,产生正弦波和余弦波。本工程主要由3部分组成:相位累加器,相位幅度转换,数模转换器DAC(FPGA外部实现)。其中,相位累加器的高10比特用于ROM的索引地址。二...

串行结构的FIR滤波器设计

一、功能描述FIR滤波器,即有限脉冲响应滤波器,顾名思义,是指单位脉冲响应的长度是有限的滤波器。而根据FIR滤波器的结构形式,分为直接型、级联型、频率取样型和快速卷积型。其中直接型又可以采用串行结构、并行结构、分布式结构。本案例实现了具有线...

基于至简设计法实现的万年历功能

一、功能描述1、上板复位后从元年1月1号开始计数,为方便上板调试,将一天的时间压缩为1秒;2、按键用于设置日历,按下按键0进入设置状态,再次按下按键0退出设置状态;3、按键1来选择想要设置的年月日的各个位;4、按键2在设置状态进行计数设置,...

【明德扬劲爆分享】基于至简设计法实现的红外接收 verilog

明德扬分享的红外接收工程,该工程甚至至简设计法实现,已经在板子上亲测可用。需要该功能的,添加verilog文件就可以使用了。

明德扬至简设计法---分享一份实现矩阵键盘的verilog代码 可直接使用

`define SCANmodule key_scan( clk , rst_n , key_col, //键盘列输入 ...

基于至简设计法的数字时钟设计

基于至简设计法的数字时钟设计明德扬科技教育有限公司 官 网:www.mdy-edu.com淘 宝:mdy-edu.taobao.comQQ 群:97925396 至简设计法数字时钟视频链接:http://www.mdy-edu....

至简设计法中的四段式状态机

四段式状态机明德扬科技教育有限公司 官 网:www.mdy-edu.com淘 宝:mdy-edu.taobao.comQQ 群:97925396 在FPGA中,相信有FPGA学习经验的都能了解,现在流行的状态机设计,一般可分...

初学者入门利器-明德扬fpga视频教程大更新

明德扬99元视频资料有更新更新内容1. 相关资料和源代码,已经按每个练习整合一起,存放更有条理,找相应资料更简单。2. 更新了第一个上板例程的资料和视频。该视频讲述多种设计方法,值得观看。3. 更新了入门基础的练习。4. 更新了verilo...

FPGA视频课程免费学

大家好!!1,我们有配套的视频和开发板, 加群可以获得免费FPGA学习视频,QQ群97925396,赶快加入吧!!2、明德扬的FPGA培训班开课啦!!我们有FPGA周末培训班、FPGA全日制就业班,有兴趣的同学可以过来免费试听的,请加群与管...

白啃了一个月书,早知道就看这FPGA视频了

FPGA视频

6个小视频读懂FPGA

1.笔试面试必看FPGA视频《6个小视频读懂FPGA》www.youku.com/playlist_show/id_22496370.html?qq-pf-to=pcqq.c2c。零基础学习:200个《点拨FPGA系列》课程。点击链接yun...

明德扬FPGA视频教程-第七章 企业设计规范及思路

明德扬FPGA视频教程-第六章 Testbench的编写

明德扬FPGA视频课程-第五章 Verilog快速掌握