vivado仿真设计流程
1. 建立工程2. 添加源文件，运用verilog HDL描述电路3. 综合，产生网表，直观的门级电路描述4.仿真 需要编写激励源一般模式：添加一个.v文件，编写模式module test_top;/*输入定义为reg类型，因为要在i...
发表于 2016/8/17 18:31:32
阅读（2311）
vivado设计流程
vivado 是xilinx公司出的一款新型开发工具，与之前的ISE设计流程的区别就是它采用统一的数据模型。vivado设计流程分为三部分，输入、综合、实现输入可以为verilog /VHDL 的 .v文件和 .vhd 文件。 综合 用到第...
发表于 2016/8/13 9:22:21
阅读（1753）
