FPGA常见错误汇总
1. Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in sensitivity li...
发表于 8/19/2016 2:20:27 PM
阅读（4315）
开关系统
n沟道场效应管（nFET），源极要默认接地的，当栅极vgate接高电平，Vgs=vdd；源极和漏极导通，Vd=0；当栅极vgate接低电平，Vgs=0；源极和漏极截至P沟道场效应管（PFET），源极默认接vdd，当栅极vgate接低电平，V...
发表于 8/17/2016 9:59:08 AM
阅读（2519）
组合逻辑电路回顾
组合逻辑电路有以下几类：多路器、加法器、缓冲器、逻辑开关、总线、逻辑运算等 这些电路不能储存之前的状态，也就是没有记忆功能，变化也不依靠时钟的到来，这种电路就叫组合逻辑电路。分析组合逻辑电路的一般步骤是：逻辑图——》最简函数表达式——》真值...
发表于 8/15/2016 6:46:48 AM
阅读（2878）
