verilog HDL可综合语句总结
（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，x...
发表于 2016/8/23 8:47:35
阅读（1867）
