verilog HDL可综合语句总结
（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，x...
发表于 8/23/2016 8:47:35 AM
阅读（3313）
四、使用SDk对ZYNQ调试
上一节把生成的Bitstream导入到SDk后，单击启动SDK。打开后如图将PC与Zedboard相连，接成调试模式，选择Xilinx Tools -> Program FPGA 命令，将比特文件下载到Zedboard。 在工程管理面板右键...
发表于 8/12/2016 2:21:53 PM
阅读（4225）
三、vivado硬件调试
复制前一节创建的vivado工程，到一个新的文件夹下，文件夹取名为vivado_debug. 打开工程，展开IP Integrator，右键Open Block Design，打开 .bd文件。选择 axi_gpio_0_GPIO 接口，右...
发表于 8/12/2016 2:20:29 PM
阅读（3893）
二、Zedboard学习之SDK程序编写
接着上一节《vivado中建立工程，创建zynq嵌入式系统》已经配置好硬件环境，为AXI GPIO 分配了地址空间，接着我们编写程序点亮LED灯。 上节输出bit流给SDk后，我们来点击启动SDK：launch SDK 执行File->Ne...
发表于 8/12/2016 2:18:35 PM
阅读（3142）
一、vivado中建立工程，创建zynq嵌入式系统
打开vivado，点击create New Project， 下边的建立子目录工程一定要勾选。点击下一步： 选择第一个，下方可选项不要勾选。点击下一步： 选择verilog语言，不添加文件，然后一直点击下一步：到了选板子的步骤，直接点击bo...
发表于 8/12/2016 2:16:32 PM
阅读（3464）
xilinx-arm-linux交叉编译链 安装总结
首先，说明为什么要装xilinx-arm-linux编译链，我使用的是Xilinx的Zedboard开发。在Zynq上运行Linux后，如果还要对PS操作，有两个办法：（1）、在Windows系统上面，使用SDK新建C Project SD...
发表于 8/12/2016 1:53:28 PM
阅读（4764）
Zedboard学习之纯PL控制
在Zedboard上单纯使用PL其实和FPGA开发流程一样，只不过是在vivado上。打开vivado14.2 新建一个工程 ，前两步的复选项都要选上，点击完成。 单击添加文件，命名为test.v ，用verilog语言编写下列代码：目的是...
发表于 8/12/2016 1:42:20 PM
阅读（2666）
