吴明

FPGA 时序描述语言

先明确一下这里所指的“时序”,代表一组信号的逻辑关系,而不是指延时 steptime holdtime这些时序。 想要了解为什么会有这篇文章,请参考《FPGA何去何从》系列,和《FPGA需要怎样的HLS》,这里只关注TDL的实...

FPGA 需要怎样的编程语言来做HLS?

《FPGA 何去何从》中我提到FPGA 更高级别的设计方式,姑且就叫HLSL(High Level Synthesis Language)吧,区别与Xilinx的 HLS。本文我就聊聊什么样的编程语言更合适用来做HLS,C,Pyth...