最新博文
0
推荐 8894
阅读
推荐 8894
阅读
DDR3中的ODT动态模式详解
首先举一个例子：
早期的DDR（注：DDR2开始支持ODT功能），当向内存写入数据时，如果只有一条内存，那么这条内存就自己进行信号的终结，终结电阻等效为150Ω。如果为两条内存，那么他们会交错的进行信号的 终结。第一个模组工作时，第二个模组进行终结操作，等第二个模组工作时，第一个模组进行终结操作，但等效电阻为75Ω。当有三条内存的时候，三条会交替进 行信号终结，但等效电阻为50Ω。对于省略终端电阻
1
推荐 7225
阅读
推荐 7225
阅读
DDR3中的ODT同步模式详解
昨天简单介绍了一下DDR3的ODT的作用，今天来详细聊一聊ODT的几种操作模式，首先是ODT的同步操作模式，这也时使用最多，最常用的模式。http://blog.chinaaet.com/justlxy/p/5100051969
0
推荐 2356
阅读
推荐 2356
阅读
0
推荐 3844
阅读
推荐 3844
阅读
Zynq交叉编译环境链的建立与C程序编写
[导读] 在Vivado下完之前，先把Zynq的软件编译环境安装好，可以用来重新编译基于Zynq的Linux系统，同时能写基于Zynq的C程序（其实Vivado中的SDK也能实现）。关键词：VivadoZynq在Vivado下完之前，先把Z...
0
推荐 4028
阅读
推荐 4028
阅读
如何利用Vivado HLS处理许多位准确或任意精度数据类型
[导读] 我们在设计硬件时，它往往是要求更精确的位宽。例如，一个filter的输入是12位和一个累加器的结果只需要一个最大范围为27位。然而对于硬件设计来说，使用标准的C数据类型会造成硬件成本的浪费。这就会造成我们要使用更多的LUT和寄存器...
0
推荐 3339
阅读
推荐 3339
阅读
使用VIVADO对7系列FPGA的高效设计心得
随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代高端FPGA设计软件VIVADO也备受关注和饱受争议。我从2012年开始使用VIVADO，像所有刚推出的软件一样，在刚推出的时候都会存...
0
推荐 4748
阅读
推荐 4748
阅读
特权同学AT7 Xilinx USB3.0+LVDS+ FPGA开发板介绍
板子配套的所有资料（文档、例程、Vivado软件），已经更新的最新的资料都会放置在百度公共网盘中供免费下载：http://pan.baidu.com/s/1kUKzt5P 板子配套的所有资料（文档、例程、Vivado软件），已经更...
0
推荐 5554
阅读
推荐 5554
阅读
【转】DDR3中的Write_leveling
1）为了更好的提高信号完整性，DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度，但是较长的走线带来了CK-CK#与DQS-DQS#间的时延（由于CK-CK#的飞行时间，其...
0
推荐 2003
阅读
推荐 2003
阅读
Altium Designer BGA扇出
AD BGA扇出和原理图中PCB的类和布线规则设置第一，Altium Designer 认识了这么久，没有用过他的自动扇出功能，今天一试，效果还算不错，不过现在还没有找到不扇出没有网络的引脚的方法，我现在讲我的自动扇出步骤给大家说一下，在B...
0
推荐 1378
阅读
推荐 1378
阅读
BGA 256 FPGA PCB设计
终于耐不住寂寞，开始了PCB设计。。为了降低成本，拟采用4层板搞定256 IO的FPGA，同时使用所有的IO，绝不浪费任何一丝的资源。。。。大多数业内人士说，256IO 4层全部走线，可能性不大。。。不好意思，我好想实现了。。。且不说我La...
0
推荐 2348
阅读
推荐 2348
阅读
压敏电阻器的结构原理及参数 （tvs,气体管，防雷击）
压敏电阻器是一种以氧化锌为主要成分的金属氧化物的半导体非线性陶瓷元件，按其伏安特性可分为对称型(无极性)和非对称型(有极性)两种。它具有：电压范围宽、通流容量大、非线性系数较大、漏电流小、伏安特性对称、响应时间小、残压低。动作快和无续流、工...
2
推荐 9032
阅读
推荐 9032
阅读
聊一聊DDR3中的ODT
ODT（On-Die Termination），是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器，来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在DDR3 SDRAM中，ODT功能主要应用于：
·DQ, DQS, DQS# and DM for x4 configuration
·DQ, DQS, DQS#, DM, TDQS and TDQS# for X
0
推荐 2191
阅读
推荐 2191
阅读
FPGA引脚（接上文）
20/26. nCONFIG 专用的输入管脚。这个管脚是一个配置控制输入脚。如果这个脚在用户模式下被置低，FPGA就会丢失掉它的配置数据，并进入一个复位状态，并将所有的I/O 脚置成三态的。nCONFIG从低电平跳变到高电平的过程会初始化重...
0
推荐 5061
阅读
推荐 5061
阅读
DDR3 SDRAM Package Pinout Description
DDR3 SDRAM Package Pinout Description
1
推荐 4641
阅读
推荐 4641
阅读
学习朱有鹏嵌入式Linux课程的感受
学嵌入式的人应该知道，未来是物联网+人工智能的时代，嵌入式必将发挥很大的作用。我也不记得是从哪儿了解到的，在这里我想写下一些自己的感受在那之后，我就开始有意识的记住了嵌入式，通过我的学习跟了解，发现我越来越对嵌入式充满了兴趣。我是怎么知道朱...
