最新博文
0
推荐 4481
阅读
推荐 4481
阅读
在Quartus II中调用Modelsim联合仿真
学习FPGA，在编写RTL代码后，往往需要验证自己的代码是否有问题，这时就需要进行仿真调试。一个很好的仿真软件就是Modelsim，下面就讲解一下在quartusII里联合调用modelsim进行仿真的步骤，以供自己在忘了的时候查询和供他人参阅。
0
推荐 15296
阅读
推荐 15296
阅读
DSP+FPGA开发板
RevisionHistoryRevisionNo.DescriptionDraftDateV1.01.初始版本。2014/12/4阅前须知版权声明本手册版权归属广州创龙电子科技有限公司所有，非经书面同意，任何单位及个人不得擅自摘录本手册部分或全部，违者我们将追究其法律责任。本文档一切
0
推荐 13657
阅读
推荐 13657
阅读
DSP+ARM+FPGA开发板
RevisionHistoryRevisionNo.DescriptionDraftDateV1.01.初始版本。2014/12/4阅前须知版权声明本手册版权归属广州创龙电子科技有限公司所有，非经书面同意，任何单位及个人不得擅自摘录本手册部分或全部，违者我们将追究其法律责任。本文档一切
0
推荐 13617
阅读
推荐 13617
阅读
ARM+FPGA开发板
RevisionHistoryRevisionNo.DescriptionDraftDateV1.01.初始版本。2014/12/4阅前须知版权声明本手册版权归属广州
0
推荐 1667
阅读
推荐 1667
阅读
《汽车产品安全与召回技术研究报告(2012年)》的读书笔记
正文：1、出版信息出版社：中国质检出版社，中国标准出版社概况：由国家质检总局缺陷产品管理中心组织撰写，旨在总结分析缺陷汽车产品召回实践经验，为消费者保护自身生命财产安全提供警示性说明，为生产经营者不断改进汽车生产技术、提升汽车
0
推荐 10174
阅读
推荐 10174
阅读
几个处理器软核在FPGA上的使用
自从有了FPGA类的器件，数字电路设计者就可以在这类器件上实现规模很大的数字电路的设计，即所谓半定制ASIC。似乎FPGA可以在数字电路的领域里几乎“为所欲为”（当然一些要求高的场合还需要ASIC来实现）。正是因为FPGA的灵活性，我
0
推荐 3557
阅读
推荐 3557
阅读
SDRAM工作时序及控制器设计
我们在很多地方都能看到SDRSDRAM（同步动态随机存储器）的身影,现在可以找到很多成熟的IP核，但对于熟悉FPGA或者AISC设计，或是学习HDL，写个SDRAM控制器是个很好的练习机会，同时也顺便熟悉一下DRAM厂商的产品内部结构，看看与书本上写的有何变化，
0
推荐 7978
阅读
推荐 7978
阅读
ALTERA Qsys中PCI-E IP硬核的使用
软件版本：QuartusII12.0首先打开Qsys，如下图：点击Qsys中的PCI下的IP_CompileforPCIExpress,或者直接搜索。接下来就是一些重要的设置，下面逐一解释：DeviceFamily即器件。根据不同的器件选择即可。Numberoflanes即FPGA与外部收发数据所用的通道数，对应的RTL例
0
推荐 7892
阅读
推荐 7892
阅读
在QuartusII中用TCL脚本文件配置IO引脚
在quartus中调用tcl脚本文件配置引脚优点很多，最主要的是可重复使用性强，可以很随意复制粘贴到另一个工程里面。但许久不玩FPGA，老是忘记这些基本步骤，所以写下这篇教程供自己查询和供他人参阅。一．为工程创建TCL文件：在建立
0
推荐 3423
阅读
推荐 3423
阅读
Nios II crt0 简要分析
Crt0，实际上指的是Cruntime，而“0”则代表它是最开始运行的部分。在不同CPU体系的GNU/gcc编译器中，它是程序最开始的地方。而根据不同CPU体系或者同一CPU体系也有使用不同版本C库的区别。对于Altera的nios2-elf-gcc而言，它默认连接的C库是一个占用
0
推荐 1879
阅读
推荐 1879
阅读
功能安全之“理会和践行”
前言：年底了，对于”搞不了艺术、所以搞技术“的工程师来说，喜爱活动方式似乎只有滑雪了。在滑雪场的魔毯（即上行的电动传送带）上，由于速度很慢且总急停，所以胡思乱想了一下，似乎将功能安全的原理与实际中事件相
0
推荐 4883
阅读
推荐 4883
阅读
0
推荐 2876
阅读
推荐 2876
阅读
0
推荐 3019
阅读
推荐 3019
阅读
