【原创】基于FPGA的测频系统+上位机
【1】本设计的要求：利用FPGA实现频率计，要求2秒内测出外部频率，并且2秒更新一次值；实现100MHz频率的测量；测量结果通过串口921600bps发送给PC；发送格式为：FFCB0176543210，其中FFCB01为帧头，76543210（即0x76543210）为频率值，数据在上位机中转换成十进制并用合
发表于 3/7/2015 12:49:44 AM
阅读（3490）
