【原创】FPGA设计中的一个小分析
在我看过的很多代码中，发现许多人在对变量赋初始值（或常量值）0时的做法各种各样，现在来分析下这几种情况对设计的影响。以对64位变量a赋初始值0为例：（1）第一种：a<=64’d0;对于这种指定变量具体位宽的代码风格，我是直接否定的，因为它不利于参数
发表于 2015/8/2 13:22:47
阅读（2855）
【原创】FPGA设计技巧总结---第一节
受时序控制的脉冲信号或时钟信号或其他信号的正确运用，对我们的设计非常有帮助。接下来，介绍下我总结的几种信号的产生。1）复位结束后，以固定时间（这里以5个时钟周期为例）产生脉冲信号，如图1所示：图1其相应的VerilogHDL实现如下所示：`timescale1ns/
发表于 2015/7/4 12:58:15
阅读（2121）
