cuter

【原创】Vivado设计实战 ——等精度频率计(完结篇)

Vivado设计实战 ——等精度频率计(设计篇) 硬件平台:ZedBoard 开发工具:Vivado 2014.1 1、PS寄存器功能划分 reg0:控制寄存器0(offset:0x00) Bit 功能 ...

【原创】Vivado Tcl你用过吗? ——Tcl实现GUI个性化

Vivado Tcl你用过吗? ——Tcl实现GUI个性化 摘要:本文是采用Tcl脚本,利用Vivado提供的GUI定制接口,将自主命令按钮添加至Vivado工具栏,一键搞定zynq ps内核的添加。 1、引言 从之前对Vivado...

【原创】Vivado设计实战 ——等精度频率计(原理篇)

Vivado设计实战 ——等精度频率计(原理篇) 本篇主要是理论分析,以数字电路的知识为主,涉及一点简单的数学,小白文,大神们请×掉本网页,一笑而过。 1 引 言 传统的数字频率测量方法有脉冲计数法和周期测频法,但这两种方法分别适合测量...

Windows下删除Ubuntu分区导致系统启动失败

删除Linux分区导致系统启动失败这段时间搞Linux开发,在Windows和Ubuntu之间切来换去的,很麻烦。所以今天晚上准备把Windows+Ubuntu双系统换成Windows+虚拟机,结果犯了一个严重错误,导致系统无法启动,折腾了一晚上总算搞定了,重建了引导分区表,保住了C盘的资

Vivado设计实战 ——等精度频率计(概述篇)

Vivado设计实战 ——等精度频率计(概述篇) 受台风影响,昨晚开始狂风大作,夜里时不时下雨,睡得不是太好,早上又早早被外面的各种噪音吵醒了,干躺着睡不着,干脆起来写点东西,把接下来要做的小项目规划一下。 关于Vivado的基本使用...

基于Vivado的嵌入式开发 ——PS+PL实践

基于Vivado的嵌入式开发——PS走起硬件平台:ZedBoard开发工具:Vivado 2014.21、规划废话不多说,依然是流水灯,这次是采用PS+PL实现。功能依旧简单,目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉Vi...

Vivado轻松实现IP封装

Vivado轻松实现IP封装 1、新建一个测试工程 工程化的设计方法是离不开工程的,第一步往往都是新建工程,后面我会学习去工程化的开发方法,可能会更加高效。 2、利用向导完成IP封装 2.1、启动IP向导 方法为:ToolsàCreate...

Vivado实现纯逻辑开发——从最简单的开始

Vivado实现纯逻辑开发 ——从最简单的开始 硬件平台:ZedBoard 开发工具:Vivado 2014.2 1. 前言: 1.1. 关于软件的安装 本来不想提这一环节的,因为去官网下载安装包,安装,到...

CPU+FPGA实现边标志填充算法(一)

一、概述 该算法属于边标志填充算法的改进算法,利用软件写标记,利用硬件读取标记,配合像素颜色值,实现规则图形的填充。本笔记,是整个算法的实现思路,从简单的填充开始,对算法进行分析和改善,如不能进一步改善,则分析算法的应用需要哪些前提条...

胡言乱语

已经很久没有来ChinaAET,很久没有写东西了,这段时间经历了很多,时间仿佛也过得很慢……zynq裸机项目、自研zynq板差不多都搞定了,ZC706的开发板也来了;旧的恋情:患得患失、容易紧张和不安,分手;旅行;新的恋情、内心变得平静~----------------------------------

【嵌入式】再谈异构计算

引言:上一赛季曾经提到异构融合的问题,没有深入研究,现在详细了解了相关知识,做下笔记。所谓异构融合,或者说异构集成,本质上是为了构建异构计算的硬件平台,关于这个词的准确定义,没有查到,个人认为就是字面意思:将不同架构的计算核心融合到一起。APU(Acceler

软硬件图形发生(2)

这个显示器实在太脏,上面的污渍都很顽固,第一遍用清水、第二遍用肥皂水、第三遍用牙膏,终于弄得基本上干净了,看起来果然舒服了很多,旧没办法,脏就说明是咱自己邋遢,以后要注意啊:这个青色拍到手机里感觉跟绿色似的...实际上圆也没有做反走样处理,进了相机锯齿

终于完成了图形显示硬件的搭建

终于按照自己的想法完成了图形显示平台的搭建,以后可以在zedboard上验证计算机图形学的相关算法了。历时N久的一个东西,有了雏形之后发篇博,纪念一下~上图:做了个简单的画面,暂时只写了点、直线、园的绘制函数,其他各种图形学算法慢慢积累吧~

【再话ZedBoard】利用EMIO连接UART至PL

前两天在Xilinx技术小组回答了一个网友的提问,涉及到EMIO的使用问题,他还没有给反馈,所以干脆自己试一试,做下笔记,算是完善了EMIO的使用方法——之前已经写过一篇和EMIO相关的文章,但侧重于GPIO的使用;这次是利用EMIO将AR...

【再话FPGA】赛灵思携3D IC迎战Altera

据新电子报道,赛灵思(Xilinx)将以三维芯片(3DIC)技术优势,迎战竞争对手Altera的先进制程新攻势。Altera日前宣布将借力英特尔(Intel)14纳米(nm)三闸极电晶体(Tri-gateTransistor)制程生产更先进的现场可编程闸阵列(FPGA)方案,引发外界对赛灵思在先进制程世代的竞争力