最新博文
0
推荐 5508
阅读
推荐 5508
阅读
静态时序分析之——Diamond时序报告分析简明教程（一）
注：原文作者为小诸葛叶，原文地址：http://www.cnblogs.com/xiaozhuge/p/6442248.html
0
推荐 3071
阅读
推荐 3071
阅读
勇敢的芯伴你玩转Altera FPGA连载基于仿真的第一个工程实例之Modelsim仿真验证基本设置
勇敢的芯伴你玩转Altera FPGA连载44：基于仿真的第一个工程实例之Modelsim仿真验证基本设置特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 好，既...
0
推荐 3716
阅读
推荐 3716
阅读
0
推荐 3019
阅读
推荐 3019
阅读
勇敢的芯伴你玩转Altera FPGA连载43：基于仿真的第一个工程实例之Verilog语法检查
勇敢的芯伴你玩转Altera FPGA连载43：基于仿真的第一个工程实例之Verilog语法检查特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 为了验证一下设计...
0
推荐 2884
阅读
推荐 2884
阅读
勇敢的芯伴你玩转Altera FPGA连载42：基于仿真的第一个工程实例之Verilog源码文件编辑
勇敢的芯伴你玩转Altera FPGA连载42：基于仿真的第一个工程实例之Verilog源码文件编辑特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 我们接着在该...
1
推荐 6957
阅读
推荐 6957
阅读
systemverilog小贴士
使用sv做设计一年多了，本文给出一些verilog没有的，systemverilog新引入的，实用的功能，这些功能都是我经常用到的。
1
推荐 6367
阅读
推荐 6367
阅读
Lattice Diamond的PMI原语使用简明教程
PMI (Parameterized Module Instantiation) ，即参数模块实例化，是一种便捷的例化Lattice标准Module的方式。从功能实现角度来说，PMI能够实现的，IPexpress（或者Clarity）都能够实现；从使用的角度来说，例化PMI模块，和我们平时例化其他的模块，几乎没有任何区别。
0
推荐 2718
阅读
推荐 2718
阅读
明德扬fpga公开课系列视频，长期更新！！
1.腾讯课堂第一课-fpga设计法SPI接口设计2.腾讯课堂第二课-SCCB接口、AD采集接口设计3.如何读懂别人的代码4.算法的verilog实现-FIR滤波器的设计实现5.FPGA原码补码运算_fpga学习6.基于FPGA小数的加减法实...
0
推荐 2914
阅读
推荐 2914
阅读
勇敢的芯伴你玩转Altera FPGA连载41：基于仿真的第一个工程实例之Verilog源码文件创建
勇敢的芯伴你玩转Altera FPGA连载41：基于仿真的第一个工程实例之Verilog源码文件创建特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 下面我们就来创建工程顶层文件，...
0
推荐 3092
阅读
推荐 3092
阅读
勇敢的芯伴你玩转Altera FPGA连载40：基于仿真的第一个工程实例之新建工程
勇敢的芯伴你玩转Altera FPGA连载40：基于仿真的第一个工程实例之新建工程特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 双击电脑桌面上的“Quartus II 13.1...
0
推荐 3501
阅读
推荐 3501
阅读
基于FPGA的视频/图像编解码
hello，everbody，我建了一个QQ群，专门用来讨论在FPGA上实现图像、视频编解码的各种算法的，感兴趣的来加群啊
1
推荐 4723
阅读
推荐 4723
阅读
Lattice Video Frame Buffer IP调试笔记
最近几天在Lattice的EVDK开发板上验证调试了Video Frame Buffer的IP，期间遇到一些问题，在大牛的帮助下，终于解决了，今天来分析总结一下。
0
推荐 3400
阅读
推荐 3400
阅读
勇敢的芯伴你玩转Altera FPGA连载39：Verilog代码风格之提升系统性能的代码风格
勇敢的芯伴你玩转Altera FPGA连载39：Verilog代码风格之提升系统性能的代码风格特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 下面要列举的代码示例是...
1
推荐 4811
阅读
推荐 4811
阅读
一个关于Diamond中的Reveal如何选用参考时钟的问题
最近在调试DDR3的时候遇到一个奇怪的问题，经过一段时间的排查定位，最后发现是Reveal引起的，下面来简单地总结一下。
0
推荐 3227
阅读
推荐 3227
阅读
勇敢的芯伴你玩转Altera FPGA连载38：：Verilog代码风格之双向管脚的控制代码
勇敢的芯伴你玩转Altera FPGA连载38：：Verilog代码风格之双向管脚的控制代码特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 对于单向的管脚，输入信号或者输出信号，...
