基于ALTERA实现的8位串行乘法器
明德扬至简设计法设计的8位串行乘法器，利用左移，然后相加，根据二进制数的权位来决定左移几位，实际上乘法结果就是被乘数乘以每一位乘以模（10）的N次方的累积和。
发表于 2017/5/11 17:31:10
阅读（1671）
明德扬FPGA设计模板分享（2）
FPGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。1.时序逻辑的模板在G...
发表于 2017/5/5 15:32:51
阅读（1239）
明德扬FPGA设计模板分享(1)
FPGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。1.时序逻辑的模板在G...
发表于 2017/5/5 15:15:44
阅读（1399）
BCD译码的实现_移位加3算法
BCD译码是指将二进制数，转换成BCD格式。如当cnt_s值为10时，也就是8’b00001010，转换成个位值为4’b0000，十位值为4’b0001。这个转换过程就是BCD译码。此处介绍二进制转BCD码的硬件实现，采用左移加3的算法，具...
发表于 2017/4/18 11:14:31
阅读（1779）
DDS信号发生器的实现
一、功能描述本工程实现DDS直接数字式频率合成器，利用正弦波相位线性增加的特点，产生正弦波和余弦波。本工程主要由3部分组成：相位累加器，相位幅度转换，数模转换器DAC（FPGA外部实现）。其中，相位累加器的高10比特用于ROM的索引地址。二...
发表于 2017/4/18 11:10:36
阅读（1115）
基于至简设计法实现的万年历功能
一、功能描述1、上板复位后从元年1月1号开始计数，为方便上板调试，将一天的时间压缩为1秒；2、按键用于设置日历，按下按键0进入设置状态，再次按下按键0退出设置状态；3、按键1来选择想要设置的年月日的各个位；4、按键2在设置状态进行计数设置，...
发表于 2017/3/16 17:49:37
阅读（1513）
【明德扬劲爆分享】基于至简设计法实现的红外接收 verilog
明德扬分享的红外接收工程，该工程甚至至简设计法实现，已经在板子上亲测可用。需要该功能的，添加verilog文件就可以使用了。
发表于 2017/2/24 16:20:37
阅读（1323）
明德扬至简设计法---分享一份实现矩阵键盘的verilog代码 可直接使用
`define SCANmodule key_scan( clk , rst_n , key_col, //键盘列输入 ...
发表于 2017/2/21 9:35:52
阅读（1146）
基于至简设计法的数字时钟设计
基于至简设计法的数字时钟设计明德扬科技教育有限公司 官 网：www.mdy-edu.com淘 宝：mdy-edu.taobao.comQQ 群：97925396 至简设计法数字时钟视频链接：http://www.mdy-edu....
发表于 2017/2/15 16:09:31
阅读（1504）
至简设计法中的四段式状态机
四段式状态机明德扬科技教育有限公司 官 网：www.mdy-edu.com淘 宝：mdy-edu.taobao.comQQ 群：97925396 在FPGA中，相信有FPGA学习经验的都能了解，现在流行的状态机设计，一般可分...
发表于 2017/2/14 11:24:55
阅读（1979）
