最新推荐博文

1
推荐
81
阅读

例说FPGA连载73:FX2 bulkloop实例之板级调试

特权同学例说FPGA连载73:FX2 bulkloop实例之板级调试。这里,我们要使用一个现有的bulkloop例程来进行...
0
推荐
215
阅读

FPGA 需要怎样的编程语言来做HLS?

《FPGA 何去何从》中我提到FPGA 更高级别的设计方式,姑且就叫HLSL(High Level Synthesis Language)吧,区别与Xilinx的 HLS。本文我就聊聊什么样的编程语言更合适用来做HLS,C,Pyth...
1
推荐
188
阅读

再挖新坑之:你可能学了假的数字集成电路——从ISSCC文章分析什么数字电路与数字系统的区别(一)

去年9月开始正式脱离了通信学院调动到微电子与固体电子学院,就遇到了一个新的情况:如何指导微电子与固体电子学院的学生从事科学研究。经过这半年以后,发现微固学院的学生和通信学院的学生指导起来的感觉是完全不一样的。我个人认为这里面有很大一部分因素...
1
推荐
257
阅读

FPGA 何去何从(四)

“聪明的数据结构配上愚蠢的代码,远比反过来要好得多”---《大教堂与集市》“让我看你的流程图但不让我看表,我会仍然搞不明白。给我看你的表,一般我就不再需要你的流程图了,表能让人一目了然。”---《人月神话》端口port 就是VHDL ver...
1
推荐
289
阅读

电子技术应用给您拜年啦

新的一年,祝福各位网友新春快乐,万事如意!
2
推荐
241
阅读

【原创】Kinetis妙用eDMA之UART

妙用edma为UART提速到一个疯狂的地步!文章稍难,需要时间尝试理解。绝对原创。
0
推荐
243
阅读

运放比例缩放电路及高输入阻抗

电路中需要将15V+的待测电压,输入到+5V的差分运放ADS1274中。ADC的参考电压是+2.5V,测量范围是-2.5V~+2.5V。首先需要一个差分运放来实现单端转差分以及比例缩小。输入侧将负端通过Rin电阻接地,正端接测量信号。差分运...
1
推荐
176
阅读

SVPWM算法推导

SVPWM控制技术的目的是通过逆变器开关控制信号的不同组合,使输出电压空间矢量运行轨迹尽可能接近圆形。假设逆变器三相电压的标量满足: ,可引入变换:(1)(2)(3)将式(2),式(3)代入式(1),可得(4)式(3)的变换为将3个...
0
推荐
204
阅读

【原创】Linux常用命令的使用

要求大家对Linux基本操作命令有一定了解和掌握。下面列出的一些常用命令作为参考。最好针对每一个都能亲自练习、掌握。 【实验平台】 PC机注意:打开终端:ctrl+atl+t命令、参数通过空格分开Tab 补全命令和参数------...
0
推荐
108
阅读

调试MPC8315E SPI EEPROM心得

调试MPC8315E SPI EEPROM心得
0
推荐
210
阅读

浅谈信息安全及解决方案

随着信息技术的发展,随着市场竞争的激烈化与网络攻击技术的飞速发展,信息安全形势变得日益严峻。信息安全是信息社会的保障,而网络环境的开放性复杂性和多变性决定了信息安全的威胁长期客观存在。在信息攻防战中,信息系统内部的重要数据通常是攻击者发动攻...
2
推荐
497
阅读

2017年第一天,写点工作规划

今年是2017年的第一天,成都的天气依然寒冷,雾霾也依然严重(不过比2015年末那几天稍微好点)。在这样的日子里,出门是没有什么好处的,只能是待在房间里看看视频写点东西。于是我就动了在博客上写点工作规划的心思。虽然一遍立Flag都是要被打脸...
3
推荐
411
阅读

FPGA与DDR2的硬件连接注意事项

在群里看到有人问起FPGA与DDR2的硬件连接的问题,结合我自己的设计经验,这里以Altera的FPGA为例,简单介绍一下设计方法,抛砖引玉。 Altera的低端的FPGA一般不支持接DDR3的,而高端的FPGA...
3
推荐
260
阅读

【STM32最强F7探索大冒险】CubeMX初体验

1、利用CubeMX生成代码STM32CubeMX的图标不是太显眼。打开软件,界面如下图所示。点击“New Project”,新建工程,弹出下图所示的界面,选择“Board Selector”选项卡,各选项如下图所示。点击OK,弹出下图所示...
0
推荐
211
阅读

【原创】CPLD内部基本结构

【主题】:CPLD内部基本结构【作者】:LinCoding【时间】:2016.12.21【声明】:转载、引用,请注明出处 总结自《Altera FPGA/CPLD设计 基础篇》第二版。CPLD内部基本结构:CPLD一般都是基于乘积...