SSD2828芯片以及RGB转MIPI方案简介
SSD2828是一款RGB转MIPI的桥接芯片，最高4通道 MIPI 4 Line信号可支持分辨率最高达2560*1600@30Hz，1920@1200@60Hz的RGB 24 Bit 图像信号。SSD2828芯片的通讯接口是...
发表于 2017/10/4 16:28:53
阅读（16955）
mipi协议简介
MIPI（移动行业处理器接口）是Mobile Industry Processor Interface的缩写。MIPI（移动行业处理器接口）是MIPI联盟发起的为移动应用处理器制定的开放标准。
发表于 2017/9/29 10:23:10
阅读（2424）
今年秋季的FPGAer聚会
来也匆匆，去也匆匆，时间从上一次博客更新到现在已经快1年了，这次聚会无仍旧是无主题式演讲加聚餐，新面孔比较多，但也有老面孔是认识的。信哉！深圳的天仍旧那么美，蓝蓝的天上白云清晰可见，这个时候的深圳今天仍旧还是有点热热的坏。早上我是被热醒的。...
发表于 2016/9/26 0:22:17
阅读（1717）
VB.NET函数——日期时间函数
发表于 2015/10/26 9:33:24
阅读（2002）
【图文报道】8月30日最新FPGA技术发展与经验交流之流水线
申明以下纯流水线，仅仅为了记录这次会议。。。感谢ChinaAETcoco姐姐的支持，中电港的支持，以及辛苦坐火车来回的于总编，当得知于总编如此辛苦，我内心是很复杂的。如月而至的8.30，我参与ChinaAET主办的FPGA深圳聚会活动，从深圳加班猫（网名）的FPGA工作经验分享到安
发表于 2015/9/3 1:34:17
阅读（3173）
最新FPGA技术发展与经验交流
1985年，当全球首款FPGA产品——XC2064诞生时，它采用的是2μm工艺，包含64个逻辑模块和85000个晶体管，门数量不超过1000个。最初，FPGA只是用于胶合逻辑(GlueLogic)，从胶合逻辑到算法逻辑再到数字信号处理、高速串行收发器和嵌入式处理器，FPGA真正地从配角变成了主角
发表于 2015/8/25 23:12:29
阅读（1958）
Xilinx的clocking wizard_时钟输出接普通I/O口遇到的问题
调用Xilinx的时钟IP产生2路输出时钟，直接接IO口出现了问题，综合可以过去，但map就出现类似map的时候生成下面的错误。WARNING:Place:1205-Thisdesigncontainsaglobalbufferinstance,<U_CLOCK_PLL/clkout2_buf>,drivingthenet,<dsp_clkin_OBUF>,thati
发表于 2015/5/21 18:45:41
阅读（8617）
Altera的DDR_TX能干吗？
DDR_TX完成2bit数据转1bit发送到panel驱动，反正没事，把这个IP学下！！为此做个笔记！一般可以用这个模块实现高位与地位数据拼接，例如同时的2个数据，data_a,data_b,利用DDR_TX模块后，拼接一起，先发送data_a,data_b,也许简单个assign能做，但特定场合还是需要这个的
发表于 2015/4/23 14:41:50
阅读（1604）
AlteraFIFO
AlteraFIFO使用的是IPcore，做了个简单的fifo异步测试，以认识下Altera的fifo相关参数与操作方式。当然，首先你还是需要好好看看Altera的官方文档，弄清楚一些概念。如附件所示，请认真阅读！！SCFIFOandDCFIFOIPCoresUserGuide.pdfSCFIFOandDCFIFOMegafunc
发表于 2015/3/24 22:36:58
阅读（1966）
FIFO简介
FIFO一、先入先出队列(FirstInputFirstOutput，FIFO)这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。1．什么是FIFO？FIFO是英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使
发表于 2015/3/19 20:58:45
阅读（1985）
AD9910高速DDS可达400M以上输出
AD9910简介AD9910是一款内置14bitDAC的直接数字频率合成器（DDS），支持高达1GSPS的采样速率。AD9910采用高级DDS专利技术，在不牺牲性能的前提下可极大降低功耗。DDS/DAC组合构成数字可编程的高频模拟输出频率合成器，能够在高达400MHz的频率下生成频率捷变正弦波形。用
发表于 2014/12/4 22:15:45
阅读（6497）
