最新博文
0
推荐 24151
阅读
推荐 24151
阅读
模块间接口设计不匹配引起的问题
如果没有一个技术能力很强的集成者，往往在模块间容易出现设计上的错误。这种情况是灾难性的，双方都是在需求文件上设计出来的东西，但是由于集成者的问题，这方面往往变成模糊设计或者假定设计，然后就会出现很多问题。如下：甲方的设计如下，假定输出信号的通断的内阻
0
推荐 27362
阅读
推荐 27362
阅读
设计模块的高有效接口电路
同样的对于高有效电路，我们也会遇到这样的情况：1.一个开关有几个模块去检测(高有效)2.一个模块对应几个开关(高有效)3.模块之间输出信号(高有效)4.存在串联开关的情况(高有效)同低有效电路一样以下也需要注意的1.开关模型开关断开电阻开关断开的时候的等效电阻。开关闭
0
推荐 34315
阅读
推荐 34315
阅读
设计模块的低有效接口电路
我们总能遇到这样的情况：1.一个开关有几个模块去检测(低有效)2.一个模块对应几个开关(低有效)3.模块之间输出信号(低有效)4.存在串联开关的情况(低有效)1.开关模型开关断开电阻开关断开的时候的等效电阻。开关闭合电阻开关闭合时候的等效电阻，随时间增加可能变大。开关
0
推荐 3043
阅读
推荐 3043
阅读
确认MCU的IO口在RESET时的状态
曾经看到这样一个问题，（我在好几个厂家的QualityIssue中记录这个问题）。起因是这样的，MCU在Reset的时候，某个输出的状态是微上拉的，第一次设计的时候考虑到了问题，因此在FET之前接了一个下拉电阻，第二次CTO的时候把这个电阻删除了，因此问题就出现了。这个问题在
0
推荐 3864
阅读
推荐 3864
阅读
0
推荐 2912
阅读
推荐 2912
阅读
0
推荐 4090
阅读
推荐 4090
阅读
0
推荐 3292
阅读
推荐 3292
阅读
0
推荐 3055
阅读
推荐 3055
阅读
0
推荐 1957
阅读
推荐 1957
阅读
0
推荐 2702
阅读
推荐 2702
阅读
0
推荐 2377
阅读
推荐 2377
阅读
0
推荐 4165
阅读
推荐 4165
阅读
RCD吸收电路的影响和设计方法（定性分析）
10月29日修改上篇博文主要分析未进行保护的反激电源开关过程分析，这回主要介绍RCD电路的影响。先分析过程：对应电路模型：我们可以定性的分析一下电路参数的选择对电路的暂态响应的影响：1.RCD电容C偏大电容端电压上升很慢，因此导致mos管电压上升较慢，导致mos管关断
0
推荐 2610
阅读
推荐 2610
阅读
反激式电源的开关过程分析
关于这个论题很多人已经给出了它们的分析，不过呢寥寥几句有时候带给人更多的是疑惑和迷茫。参考了一些论文和分析，把我个人对这个问题的分析表述出来，可能和设计的分析会有一些误差，不过提出一个大家看得懂的问题总是比努力去看懂一些生涩的文字要好些（这里说明一点
