最新博文
0
推荐 14318
阅读
推荐 14318
阅读
FPGA定点小数计算（二）——除法运算
0 引言在四则运算中，除法最为复杂，在时间上和空间上的开销都比较大。因此很多算法都极力避免进行除法运算，或者采用其他的方案来代替除法运算。但是，除法运算作为基本的四则运算之一，在很多情况下依旧是不可避免的。近年来，陆续出现了很多种除法实现算...
1
推荐 5981
阅读
推荐 5981
阅读
0
推荐 6252
阅读
推荐 6252
阅读
FPGA定点小数计算（一）
所谓定点小数，就是小数点固定地隐含在某一位置上的数据。的位置是固定的。我们是要用整数来表示定点小数，由于小数点的位置是固定的，所以就没有必要储存它（如果储存了小数点的位置，那就是浮点数了）。既然没有储存小数点的位置，那么计算机当然就不知道小...
0
推荐 6356
阅读
推荐 6356
阅读
FPGA定点小数计算（零）
首先，说明一下，这一系列的博文是对之前一段时间写的几篇文章的一个整理，在原有文章的基础上添加一些基本的理论。优化文章结构等。
1
推荐 11101
阅读
推荐 11101
阅读
0
推荐 4532
阅读
推荐 4532
阅读
一种借助EBR实现数据延时的方法
数据延时线（Delay Line）在数字信号处理中具
有广泛的应用，例如FIR滤波器设计中就会需要用到数据延时线。实际上，在绝大部分的Pipeline设计中都会需要用到数据延时。本文介绍一种基于EBR（Embedded Block RAM，Xilinx叫做BRAM，Altera叫做Embedded memory）的数据延时的实现方法。
1
推荐 7383
阅读
推荐 7383
阅读
网络通信调试工具-数据发包上位机(AnySend)
在网络通信调试中，Wireshark可以用于网络抓包，而Anysend正好相反，可以通过电脑向目标网卡发送数据包。
2
推荐 40123
阅读
推荐 40123
阅读
信号完整性分析——数字电路中时钟抖动（Jitter）
随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至限...
0
推荐 5059
阅读
推荐 5059
阅读
【转】JESD204标准解析，为什么我们要重视它？
一种新的转换器接口的使用率正在稳步上升，并且有望成为未来转换器的协议标准。这种新接口——JESD204——诞生于几年前，其作为转换器接口经过几次版本更新后越来越受瞩目，效率也更高。随着转换器分辨率和速度的提高，对更高效率接口的需求也随之增长...
0
推荐 3078
阅读
推荐 3078
阅读
0
推荐 6130
阅读
推荐 6130
阅读
静态时序分析之——Diamond时序报告分析简明教程（一）
注：原文作者为小诸葛叶，原文地址：http://www.cnblogs.com/xiaozhuge/p/6442248.html
0
推荐 4345
阅读
推荐 4345
阅读
1
推荐 8081
阅读
推荐 8081
阅读
systemverilog小贴士
使用sv做设计一年多了，本文给出一些verilog没有的，systemverilog新引入的，实用的功能，这些功能都是我经常用到的。
1
推荐 7057
阅读
推荐 7057
阅读
Lattice Diamond的PMI原语使用简明教程
PMI (Parameterized Module Instantiation) ，即参数模块实例化，是一种便捷的例化Lattice标准Module的方式。从功能实现角度来说，PMI能够实现的，IPexpress（或者Clarity）都能够实现；从使用的角度来说，例化PMI模块，和我们平时例化其他的模块，几乎没有任何区别。
0
推荐 4540
阅读
推荐 4540
阅读
基于FPGA的视频/图像编解码
hello，everbody，我建了一个QQ群，专门用来讨论在FPGA上实现图像、视频编解码的各种算法的，感兴趣的来加群啊
